| 摘要 | 第1-6页 |
| ABSTRACT | 第6-7页 |
| 图表清单 | 第7-9页 |
| 第一章 绪论 | 第9-14页 |
| §1．1 ADSL技术概述 | 第9-11页 |
| §1．2 ADSL网络技术发展趋势 | 第11-12页 |
| §1．3 课题研究背景和来源 | 第12页 |
| §1．4 课题研究的主要任务和内容 | 第12-13页 |
| §1．5 论文章节内容简介 | 第13-14页 |
| 第二章 系统主要技术指标及可行性分析 | 第14-19页 |
| §2．1 系统主要技术要求和指标 | 第14-15页 |
| §2．2 系统设计思想及可行性分析 | 第15-17页 |
| §2．2．1 系统设计思想 | 第15页 |
| §2．2．2 系统可行性分析 | 第15-17页 |
| §2．3 系统研制工作的主要技术难点 | 第17页 |
| §2．4 所用开发软件 | 第17-19页 |
| 第三章 ADSL调制解调技术 | 第19-30页 |
| §3．1 ADSL宽带网中的调制解调技术 | 第19-23页 |
| §3．1．1 QAM和CAP调制解调器 | 第19-21页 |
| §3．1．2 ADSL中的DMT调制与解调 | 第21-23页 |
| §3．2 ISI与ICI对同步的影响 | 第23-29页 |
| §3．2．1 载波频率偏差与同步特性 | 第24-28页 |
| §3．2．2 ADSL中的同步估计 | 第28-29页 |
| §3．3 本章小结 | 第29-30页 |
| 第四章 断线式数据采集系统设计 | 第30-41页 |
| §4．1 系统模型描述 | 第30-31页 |
| §4．2 系统连接的建立及状态转换 | 第31-37页 |
| §4．2．1 建立系统连接 | 第31-33页 |
| §4．2．2 初始化过程中的同步问题 | 第33页 |
| §4．2．3 系统速率匹配问题 | 第33-34页 |
| §4．2．4 交叉连接与接收转发 | 第34页 |
| §4．2．5 系统状态转换描述 | 第34-37页 |
| §4．3 ATM信元解析 | 第37-38页 |
| §4．4 ADSL数据封装解析 | 第38-39页 |
| §4．5 信元定界的算法研究 | 第39-40页 |
| §4．6 本章小结 | 第40-41页 |
| 第五章 数据采集系统硬件模块设计与实现 | 第41-61页 |
| §5．1 系统硬件框图 | 第41-42页 |
| §5．2 系统主要硬件模块设计 | 第42-50页 |
| §5．2．1 系统接入电路设计 | 第42-46页 |
| §5．2．2 AFE模块设计 | 第46-48页 |
| §5．2．3 DMT模块设计 | 第48-50页 |
| §5．3 ATM接口设计 | 第50-55页 |
| §5．3．1 AAL5协议模型解析 | 第50-52页 |
| §5．3．2 UTOPIA数据接口设计 | 第52-53页 |
| §5．3．3 UTOPIA接口时序分析与FPGA实现 | 第53-55页 |
| §5．4 CTRL-E控制接口设计与FPGA实现 | 第55-60页 |
| §5．4．1 CTRL-E控制接口 | 第55-56页 |
| §5．4．2 CTRL-E控制接口部分寄存器读/写实现 | 第56-57页 |
| §5．4．3 CTRL-E Semaphore及软件设计 | 第57-60页 |
| §5．5 本章小结 | 第60-61页 |
| 第六章 系统软件设计 | 第61-63页 |
| §6．1 软件设计描述 | 第61-62页 |
| §6．2 软件工作流程 | 第62-63页 |
| 第七章 结论与展望 | 第63-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-67页 |
