| 摘要 | 第1-10页 |
| ABSTRACT | 第10-12页 |
| 第一章 绪论 | 第12-18页 |
| ·研究背景 | 第12-15页 |
| ·网络中的QoS | 第12-15页 |
| ·网络处理中的I~3O模型 | 第15-16页 |
| ·主要研究内容及工作 | 第16-17页 |
| ·本课题的主要贡献 | 第17页 |
| ·论文结构 | 第17-18页 |
| 第二章 报文重组缓冲调度相关研究 | 第18-31页 |
| ·报文缓冲队列调度算法 | 第18-26页 |
| ·基于速率的调度算法 | 第18-22页 |
| ·基于延迟的调度算法 | 第22-24页 |
| ·基于服务曲线的算法 | 第24-25页 |
| ·调度算法性能分析比较 | 第25-26页 |
| ·输入缓冲交换开关模型中的报文重组 | 第26-28页 |
| ·多通道ATM信元重组 | 第28-29页 |
| ·相关研究总结 | 第29-31页 |
| 第三章 报文重组缓冲调度模型研究 | 第31-42页 |
| ·I~3O模型调度算法研究 | 第31-34页 |
| ·I~3O报文缓冲队列调度算法 | 第31-33页 |
| ·I~3O模型和连续型调度算法评价 | 第33-34页 |
| ·CI~3O模型及调度算法研究 | 第34-42页 |
| ·CI~3O模型结构 | 第34-36页 |
| ·CI~3O模型调度算法 | 第36-37页 |
| ·CI~3O系统QoS性能分析 | 第37-42页 |
| 第四章 CI~3O模型及调度算法的E1线卡中的实现 | 第42-57页 |
| ·E1线卡中的E1 FPGA | 第42-43页 |
| ·参数设置 | 第43-44页 |
| ·E1 FPGA模块结构 | 第44-45页 |
| ·报文重组缓冲区控制 | 第45-55页 |
| ·接收链路控制 | 第46-47页 |
| ·发送链路控制 | 第47-48页 |
| ·DMU接收控制 | 第48-49页 |
| ·DMU发送控制 | 第49页 |
| ·多路开关 | 第49-51页 |
| ·轮转访存调度器 | 第51-52页 |
| ·报文接收区选择器 | 第52-53页 |
| ·缓冲区编址和报文存储区指针组 | 第53-55页 |
| ·SRAM控制器 | 第55页 |
| ·E1 FPGA的实现 | 第55-57页 |
| 第五章 总结和展望 | 第57-59页 |
| ·总结 | 第57页 |
| ·展望 | 第57-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-62页 |
| 作者在学期间取得的学术成果 | 第62页 |