| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-12页 |
| ·各种时间标准 | 第8-9页 |
| ·世界时(UT) | 第8-9页 |
| ·历书时(ET) | 第9页 |
| ·原子时(AT) | 第9页 |
| ·GPS 技术发展状况 | 第9-10页 |
| ·国内发展状况 | 第9-10页 |
| ·国外发展状况 | 第10页 |
| ·本课题的研究意义及内容 | 第10-12页 |
| ·研究意义 | 第10-11页 |
| ·研究内容 | 第11-12页 |
| 第二章 GPS 技术及标准时间码 | 第12-25页 |
| ·GPS 技术的原理及发展概况 | 第12-18页 |
| ·GPS 系统的结构组成 | 第12-13页 |
| ·GPS 系统的发展概况 | 第13-14页 |
| ·GPS 工作原理概述 | 第14-15页 |
| ·GPS 授时优势 | 第15页 |
| ·OEM 接收板 | 第15-18页 |
| ·标准时间格式IRIG 码 | 第18-25页 |
| ·IRIG 组织介绍 | 第18页 |
| ·IRIG 时间编码 | 第18-19页 |
| ·IRIG-B 时间码介绍 | 第19-25页 |
| 第三章 cyclone FPGA 器件及新型单片机 Mega128 | 第25-30页 |
| ·CYCLONE EP1C3 | 第25-26页 |
| ·QUARTUS II 开发平台 | 第26页 |
| ·新型单片机MEGA128 | 第26-28页 |
| ·AVR 软件开发环境 | 第28-30页 |
| 第四章 系统总体设计 | 第30-46页 |
| ·系统功能模块划分 | 第30-31页 |
| ·系统电路设计 | 第31-33页 |
| ·GPS 信息解调模块的设计 | 第33-34页 |
| ·B 码编码模块的设计 | 第34-43页 |
| ·秒表模块的设计 | 第34-36页 |
| ·DC 码编码模块的设计 | 第36-41页 |
| ·AC 码生成模块的设计 | 第41-43页 |
| ·AVR 与FPGA 通讯模块的设计 | 第43-44页 |
| ·液晶显示模块的设计 | 第44-45页 |
| ·本章小结 | 第45-46页 |
| 第五章 系统测试及分析 | 第46-49页 |
| 1.波形测试 | 第46-47页 |
| 2.秒同步性的测试 | 第47-49页 |
| 结论及展望 | 第49-51页 |
| 致谢 | 第51-52页 |
| 参考文献 | 第52-54页 |
| 附录1 | 第54-55页 |
| 附录2 | 第55页 |