2.5GbpsSDH芯片接口模块的设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-12页 |
| ·课题背景 | 第8页 |
| ·SDH国内外研究历史及现状 | 第8-10页 |
| ·国内外研究历史及现状 | 第9-10页 |
| ·传统SDH向MSTP的演进 | 第10页 |
| ·本文主要研究内容 | 第10-12页 |
| 第2章 SDH基本同步原理与开销介绍 | 第12-23页 |
| ·同步数字体系SDH | 第12-14页 |
| ·SDH的速率 | 第12页 |
| ·SDH的优越性 | 第12-13页 |
| ·SDH的复用映射结构和复用映射过程 | 第13-14页 |
| ·SDH的帧结构与开销 | 第14-20页 |
| ·SDH的帧结构 | 第14-16页 |
| ·STM-1 开销安排 | 第16-17页 |
| ·SOH开销安排 | 第17-19页 |
| ·STM-N开销安排 | 第19-20页 |
| ·SDH设备的逻辑组成 | 第20-22页 |
| ·终端复用器TM | 第20页 |
| ·分叉复用器ADM | 第20-21页 |
| ·再生中继器REG | 第21页 |
| ·数字交叉设备DXC | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 第3章 SDH芯片接口模块的设计与功能仿真 | 第23-43页 |
| ·课题的意义 | 第23页 |
| ·SDH芯片的系统框架 | 第23页 |
| ·SDH芯片接口模块功能描述 | 第23-24页 |
| ·SDH芯片接口模块上行部分的设计 | 第24-35页 |
| ·接收方向段开销处理模块 | 第25-32页 |
| ·开销提取与优收模块 | 第32-33页 |
| ·保护编码和解码模块 | 第33-34页 |
| ·比特重组模块 | 第34-35页 |
| ·SDH芯片接口模块下行部分的设计 | 第35-42页 |
| ·比特分割模块 | 第35-36页 |
| ·开销、自路由插入模块 | 第36-38页 |
| ·段开销插入与并发模块 | 第38-39页 |
| ·CPU接口与寄存器模块 | 第39-42页 |
| ·本章小结 | 第42-43页 |
| 第4章 SDH芯片接口模块FPGA测试 | 第43-53页 |
| ·Xilinx FPGA的设计流程 | 第43-46页 |
| ·关键技术以及解决方案 | 第46-48页 |
| ·SDH接口模块FPGA测试 | 第48-51页 |
| ·ASIC流片 | 第51-52页 |
| ·本章小结 | 第52-53页 |
| 结论 | 第53-54页 |
| 参考文献 | 第54-57页 |
| 攻读学位期间发表的学术论文 | 第57-59页 |
| 致谢 | 第59页 |
