LDPC编译码技术研究和FPGA设计
| 摘要 | 第1-7页 |
| Abstract | 第7-10页 |
| 第1章 绪论 | 第10-15页 |
| ·数字通信系统 | 第10页 |
| ·信道纠错编码技术的发展 | 第10-11页 |
| ·LDPC码的研究现状和应用前景 | 第11-13页 |
| ·论文的主要内容 | 第13-15页 |
| 第2章 LDPC码构造及编译码理论研究 | 第15-35页 |
| ·LDPC码的定义和表示 | 第15-17页 |
| ·LDPC码校验矩阵的构造 | 第17-21页 |
| ·Gallager的构造方法 | 第17-18页 |
| ·Mackay的构造方法 | 第18-19页 |
| ·PEG构造方法 | 第19-20页 |
| ·EG-LDPC码构造方法 | 第20-21页 |
| ·LDPC码的编码方法 | 第21-26页 |
| ·传统方法 | 第21-22页 |
| ·近似下三角矩阵编码法 | 第22-23页 |
| ·准循环矩阵的编码方法 | 第23-26页 |
| ·LDPC码的译码方法 | 第26-34页 |
| ·译码的初始化算法 | 第26-30页 |
| ·概率BP算法 | 第30-31页 |
| ·LLR-BP算法 | 第31-33页 |
| ·平衡计算量的LLR-BP算法 | 第33页 |
| ·最小和算法 | 第33-34页 |
| ·本章小结 | 第34-35页 |
| 第3章 译码量化研究 | 第35-42页 |
| ·量化原理和研究背景 | 第35页 |
| ·最小和译码算法的量化 | 第35-41页 |
| ·所选码字和译码方法介绍 | 第35-37页 |
| ·接收信号的量化处理 | 第37-38页 |
| ·中间变量的量化处理 | 第38-40页 |
| ·最终量化方案 | 第40-41页 |
| ·本章小结 | 第41-42页 |
| 第4章 编码器的设计 | 第42-52页 |
| ·FPGA技术 | 第42页 |
| ·编码器整体架构 | 第42-43页 |
| ·输入模块 | 第43-45页 |
| ·编码模块 | 第45-47页 |
| ·输出模块 | 第47-49页 |
| ·结果验证与性能分析 | 第49-51页 |
| ·结果验证 | 第49-50页 |
| ·性能分析 | 第50-51页 |
| ·本章小结 | 第51-52页 |
| 第5章 译码器的设计 | 第52-71页 |
| ·译码器整体架构 | 第52页 |
| ·输入缓冲模块 | 第52-55页 |
| ·迭代译码模块 | 第55-65页 |
| ·迭代译码模块整体分析 | 第55-59页 |
| ·VNU模块分析 | 第59-60页 |
| ·CNU模块分析 | 第60-62页 |
| ·存储模块及其读写方式分析 | 第62-65页 |
| ·数据输出缓冲模块 | 第65-66页 |
| ·结果验证与性能分析 | 第66-69页 |
| ·结果验证 | 第66-67页 |
| ·性能分析 | 第67-69页 |
| ·本章小结 | 第69-71页 |
| 总结与展望 | 第71-73页 |
| 全文总结 | 第71页 |
| 研究展望 | 第71-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-77页 |
| 攻读硕士学位期间发表的论文 | 第77页 |
