摘要 | 第4-5页 |
Abstract | 第5页 |
第一章 绪论 | 第8-9页 |
1.1 函数信号发生器的研究背景与意义 | 第8页 |
1.2 论文结构 | 第8-9页 |
第二章 DDS波形发生器的基本理论 | 第9-15页 |
2.1 频率合成技术 | 第9-11页 |
2.1.1 发展历程与类别划分 | 第9-10页 |
2.1.2 频率合成技术指标 | 第10页 |
2.1.3 频率合成的技术现状 | 第10页 |
2.1.4 频率合成器的实现方法 | 第10-11页 |
2.2 DDS基本原理与特点 | 第11-14页 |
2.2.1 DDS基本原理 | 第11-12页 |
2.2.2 DDS的基本结构 | 第12-14页 |
2.2.3 DDS的优点 | 第14页 |
2.2.4 DDS缺点 | 第14页 |
2.3 本章小结 | 第14-15页 |
第3章 开发平台介绍 | 第15-18页 |
3.1 现场可编程门阵列FPGA介绍 | 第15-16页 |
3.1.1 FPGA简介 | 第15页 |
3.1.2 FPGA的特点 | 第15页 |
3.1.3 FPGA工作原理 | 第15-16页 |
3.1.4 FPGA的编程技术 | 第16页 |
3.1.5 FPGA器件配置方式 | 第16页 |
3.2 VerilogHDL语言简介 | 第16-17页 |
3.3 本章小结 | 第17-18页 |
第四章 系统硬件电路设计 | 第18-26页 |
4.1 系统硬件设计的总体结构 | 第18-22页 |
4.1.1 D/A转换电路 | 第18-20页 |
4.1.2 低通滤波器电路 | 第20页 |
4.1.3 幅度调节电路 | 第20-21页 |
4.1.4 控制电路(按键)设计 | 第21-22页 |
4.2 FPGA芯片在系统电路中的应用 | 第22-25页 |
4.2.1 CycloneII芯片简介 | 第22-23页 |
4.2.2 芯片引脚功能的定义 | 第23-24页 |
4.2.3 FPGA芯片的下载 | 第24-25页 |
4.3 硬件实现方案 | 第25页 |
4.4 本章小结 | 第25-26页 |
第五章 信号发生器的FPGA设计 | 第26-43页 |
5.1 开发工具QuartusII简介 | 第26-28页 |
5.1.1 QuartusII以及其基本功能 | 第26页 |
5.1.2 QuartusII软件设计流程 | 第26-28页 |
5.2 QuartusII系统工程设计 | 第28-32页 |
5.2.1 创建工程 | 第28-30页 |
5.2.2 新建Verilog源文件 | 第30页 |
5.2.3 工程编译 | 第30页 |
5.2.4 生成模块电路 | 第30页 |
5.2.5 新建BlockDiagram/SchematicFile并添加模块电路 | 第30-31页 |
5.2.6 设计VectorWaveformFile | 第31-32页 |
5.3 系统结构设计和模块划分 | 第32-33页 |
5.3.1 整体结构设计 | 第32-33页 |
5.3.2 系统模块划分 | 第33页 |
5.4 各模块设计与仿真 | 第33-42页 |
5.4.1 相位累加器模块 | 第33-35页 |
5.4.2 ROM查询表模块 | 第35-37页 |
5.4.3 正弦波发生器模块 | 第37-38页 |
5.4.4 波形控制模块 | 第38-39页 |
5.4.5 频率/相位控制模块 | 第39-40页 |
5.4.6 DAC控制模块 | 第40-42页 |
5.5 本章小结 | 第42-43页 |
第六章 系统综合测试 | 第43-49页 |
6.1 系统软件调试 | 第43页 |
6.2 仿真结果 | 第43-48页 |
6.3 本章小结 | 第48-49页 |
第七章 结束语 | 第49-52页 |
7.1 在无线通讯领域的应用 | 第49-50页 |
7.2 工作总结 | 第50-51页 |
7.3 工作展望 | 第51-52页 |
附录1:16进制波形数据 | 第52-53页 |
附录2:芯片引脚图、电路原理图 | 第53-55页 |
附录3:VHDL语言编程代码 | 第55-67页 |
参考文献 | 第67-68页 |
致谢 | 第68-69页 |