| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 研究背景和目的 | 第10-11页 |
| 1.2 国内外研究现状分析 | 第11-12页 |
| 1.3 本文主要研究内容及章节安排 | 第12-14页 |
| 第2章 主要研究内容及关键技术 | 第14-30页 |
| 2.1 通过PCI总线对FPGA进行程序配置 | 第14-23页 |
| 2.1.1 PCI总线的相关概念和基本定义 | 第14-18页 |
| 2.1.2 PCI总线的优势 | 第18-20页 |
| 2.1.3 PCI总线对FPGA进行配置的方式方法分析 | 第20-23页 |
| 2.2 FPGA部分资源可重构技术 | 第23-28页 |
| 2.2.1 FPGA局部动态可重构技术的相关概念和定义 | 第24-25页 |
| 2.2.2 局部动态可重构系统方案设计 | 第25-28页 |
| 2.3 本章小结 | 第28-30页 |
| 第3章 通过PCI总线对FPGA局部动态配置的电路设计 | 第30-38页 |
| 3.1 可重构系统的硬件资源选材 | 第30-32页 |
| 3.2 系统硬件电路设计 | 第32-37页 |
| 3.2.1 硬件电路链接 | 第32-34页 |
| 3.2.2 PCI接口时序电路设计 | 第34-35页 |
| 3.2.3 FPGA400接口时序电路设计 | 第35-37页 |
| 3.3 本章小结 | 第37-38页 |
| 第4章 FPGA动态局部可重构板卡的功能实现与分析 | 第38-54页 |
| 4.1 FPGA400的逻辑电路实现 | 第39-43页 |
| 4.1.1 FPGA400的逻辑电路搭建 | 第39-41页 |
| 4.1.2 FPGA400的功能仿真 | 第41-43页 |
| 4.2 目标FPGA的逻辑电路实现 | 第43-52页 |
| 4.2.1 目标FPGA功能模块的划分 | 第44页 |
| 4.2.2 VHDL编写生成网表文件 | 第44-45页 |
| 4.2.3 利用PlanAhead生成比特流文件 | 第45-48页 |
| 4.2.4 目标FPGA的功能验证 | 第48-52页 |
| 4.3 本章小结 | 第52-54页 |
| 第5章 总结与展望 | 第54-55页 |
| 参考文献 | 第55-57页 |
| 致谢 | 第57页 |
