基于FPGA的千兆网通信协议栈实现技术研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第12-17页 |
| 1.1 引言 | 第12页 |
| 1.2 嵌入式系统的网络化应用 | 第12-15页 |
| 1.2.1 嵌入式系统特点 | 第13-14页 |
| 1.2.2 UDP/IP网络协议栈特点 | 第14-15页 |
| 1.2.3 嵌入式网络应用解决方案 | 第15页 |
| 1.3 本文主要工作 | 第15-16页 |
| 1.4 本论文的结构安排 | 第16-17页 |
| 第二章 设计相关理论技术研究 | 第17-39页 |
| 2.1 嵌入式系统基础 | 第17-19页 |
| 2.1.1 硬件层 | 第17-19页 |
| 2.1.2 中间层 | 第19页 |
| 2.1.3 系统软件层 | 第19页 |
| 2.1.4 应用软件层 | 第19页 |
| 2.2 FPGA设计基础 | 第19-24页 |
| 2.2.1 FPGA简介 | 第19-20页 |
| 2.2.2 FPGA的主要应用 | 第20-21页 |
| 2.2.3 FPGA开发流程简介 | 第21-23页 |
| 2.2.4 SPARTAN-6 系列简介 | 第23-24页 |
| 2.3 VERILOG HDL语言基础 | 第24-25页 |
| 2.4 DSP设计基础 | 第25-26页 |
| 2.4.1 DSP简介 | 第25页 |
| 2.4.2 DSP设计流程 | 第25-26页 |
| 2.4.3 TMS320VC6713简介 | 第26页 |
| 2.5 TCP/IP协议栈基础 | 第26-31页 |
| 2.5.1 概述 | 第26-27页 |
| 2.5.2 协议栈体系结构分析 | 第27-28页 |
| 2.5.3 UDP/IP通信原理 | 第28-31页 |
| 2.6 UDP/IP协议深入分析 | 第31-38页 |
| 2.6.1 以太网帧协议 | 第31-32页 |
| 2.6.2 IP协议 | 第32-35页 |
| 2.6.3 UDP协议 | 第35-36页 |
| 2.6.4 ARP协议 | 第36-37页 |
| 2.6.5 嵌入式TCP/IP协议 | 第37-38页 |
| 2.6.6 TCP与UDP的比较和选择 | 第38页 |
| 2.7 本章小结 | 第38-39页 |
| 第三章 需求分析与总体设计方案 | 第39-45页 |
| 3.1 需求分析与指标要求 | 第39-40页 |
| 3.1.1 需求分析 | 第39-40页 |
| 3.1.2 设计指标要求 | 第40页 |
| 3.2 总体设计方案 | 第40-44页 |
| 3.2.1 总体方案概述 | 第40-42页 |
| 3.2.2 数据处理流程 | 第42-44页 |
| 3.3 本章小结 | 第44-45页 |
| 第四章 硬件详细设计 | 第45-50页 |
| 4.1 硬件总体设计 | 第45-46页 |
| 4.2 FPGA电路设计 | 第46页 |
| 4.3 DSP电路设计 | 第46-47页 |
| 4.4 系统供电设计 | 第47-48页 |
| 4.5 PCB设计 | 第48-49页 |
| 4.6 本章小结 | 第49-50页 |
| 第五章 FPGA逻辑详细设计 | 第50-67页 |
| 5.1 FPGA逻辑设计总体方案 | 第50-51页 |
| 5.2 链路层设计 | 第51-57页 |
| 5.2.1 链路层设计原理 | 第51页 |
| 5.2.2 ETHERNET MAC IP应用 | 第51-54页 |
| 5.2.3 MAC发送与接收模块 | 第54-57页 |
| 5.3 网络层设计 | 第57-60页 |
| 5.3.1 网络层设计原理 | 第57页 |
| 5.3.2 IP帧解析模块 | 第57-59页 |
| 5.3.3 IP帧封装模块 | 第59-60页 |
| 5.4 传输层设计 | 第60-63页 |
| 5.4.1 传输层设计原理 | 第60页 |
| 5.4.2 UDP帧解析模块 | 第60页 |
| 5.4.3 UDP帧封装模块 | 第60-63页 |
| 5.5 FPGA IP核应用 | 第63-64页 |
| 5.5.1 时钟IP模块应用 | 第63页 |
| 5.5.2 FIFO IP模块应用 | 第63-64页 |
| 5.6 ARP协议处理模块设计 | 第64-66页 |
| 5.6.1 ARP设计原理 | 第64页 |
| 5.6.2 ARP状态机设计 | 第64-66页 |
| 5.7 本章小结 | 第66-67页 |
| 第六章 测试与验证 | 第67-73页 |
| 6.1 调试环境构建 | 第67-68页 |
| 6.1.1 FPGA系统调试环境 | 第67-68页 |
| 6.1.2 DSP系统调试环境 | 第68页 |
| 6.2 FPGA逻辑仿真 | 第68-69页 |
| 6.3 验证环境搭建 | 第69页 |
| 6.4 测试方案 | 第69-70页 |
| 6.4.1 单板测试方案 | 第69-70页 |
| 6.4.2 系统测试方案 | 第70页 |
| 6.5 测试验证结果 | 第70-72页 |
| 6.6 本章小结 | 第72-73页 |
| 第七章 结论 | 第73-75页 |
| 7.1 本文的主要贡献 | 第73页 |
| 7.2 下一步工作的展望 | 第73-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-78页 |
| 攻硕期间取得的研究成果 | 第78-79页 |
