基于FPGA的JPEG解码IP核设计及其在数字水印中的应用
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-17页 |
| 1.1 课题研究背景及意义 | 第9-10页 |
| 1.2 研究现状 | 第10-15页 |
| 1.3 论文的主要工作及章节安排 | 第15-17页 |
| 第二章 基于JPEG图像解码的数字水印方案 | 第17-25页 |
| 2.1 JPEG图像水印处理流程 | 第17-18页 |
| 2.2 JPEG图像解码原理 | 第18-21页 |
| 2.2.1 头文件标志段解析 | 第19-20页 |
| 2.2.2 熵解码 | 第20-21页 |
| 2.3 水印嵌入算法 | 第21-25页 |
| 第三章 JPEG解码IP核的硬件设计及实现 | 第25-41页 |
| 3.1 设计目标 | 第25页 |
| 3.2 JPEG解码模块的功能分析 | 第25-26页 |
| 3.3 JPEG解码模块的设计 | 第26-36页 |
| 3.3.1 输入数据流缓冲 | 第26-28页 |
| 3.3.2 文件标志段解析 | 第28-32页 |
| 3.3.3 熵解码设计 | 第32-34页 |
| 3.3.4 反量化及反Zig_zag变换 | 第34-35页 |
| 3.3.5 IDCT变换 | 第35-36页 |
| 3.3.6 颜色空间转换 | 第36页 |
| 3.4 JPEG解码模块的硬件实现 | 第36-41页 |
| 第四章 JPEG解码模块的验证与封装 | 第41-51页 |
| 4.1 验证方案 | 第41页 |
| 4.2 JPEG解码模块的仿真与验证分析 | 第41-47页 |
| 4.2.1 输入数据流缓冲模块分析 | 第41-42页 |
| 4.2.2 文件标志段解析模块分析 | 第42-44页 |
| 4.2.3 熵解码模块分析 | 第44-45页 |
| 4.2.4 IDCT模块分析 | 第45-46页 |
| 4.2.5 颜色空间转换模块 | 第46-47页 |
| 4.3 JPEG解码IP核的封装 | 第47-51页 |
| 第五章 基于JPEG解码IP核的水印嵌入系统 | 第51-59页 |
| 5.1 水印嵌入系统设计 | 第51-54页 |
| 5.1.1 系统硬件结构 | 第52-54页 |
| 5.1.2 系统软件设计 | 第54页 |
| 5.2 系统运行结果分析 | 第54-59页 |
| 5.2.1 水印嵌入效果及鲁棒性分析 | 第55-57页 |
| 5.2.2 系统性能 | 第57-59页 |
| 第六章 工作总结与展望 | 第59-61页 |
| 6.1 工作总结 | 第59页 |
| 6.2 存在的问题与展望 | 第59-61页 |
| 致谢 | 第61-63页 |
| 参考文献 | 第63-67页 |
| 附录A (攻读学位期间发表论文目录) | 第67页 |
