| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 课题研究的目的和意义 | 第10-11页 |
| 1.2 国内外相关研究状况和发展趋势 | 第11-13页 |
| 1.2.1 合成孔径雷达的研究和发展 | 第11-12页 |
| 1.2.2 SAR 回波模拟器的研究和发展 | 第12-13页 |
| 1.2.3 SAR 回波模拟器控制器的研究和发展 | 第13页 |
| 1.3 本文主要研究内容 | 第13-14页 |
| 第2章 SAR 回波模拟控制系统方案设计 | 第14-18页 |
| 2.1 系统实现功能及技术指标 | 第14-15页 |
| 2.1.1 SAR 回波模拟器控制器主要实现以下功能： | 第14页 |
| 2.1.2 SAR 回波模拟器的技术指标及要求 | 第14-15页 |
| 2.2 系统总体方案设计 | 第15-17页 |
| 2.2.1 系统总体方案介绍 | 第15-17页 |
| 2.2.2 系统方案的可行性分析 | 第17页 |
| 2.3 本章小结 | 第17-18页 |
| 第3章 SAR 回波模拟器控制器的硬件设计 | 第18-29页 |
| 3.1 FPGA 硬件电路设计 | 第18-19页 |
| 3.1.1 FPGA 芯片选型 | 第18-19页 |
| 3.1.2 JTAG 接口电路设计 | 第19页 |
| 3.2 USB 总线电路设计 | 第19-22页 |
| 3.2.1 USB 总线介绍 | 第19-20页 |
| 3.2.2 USB 接口芯片选型 | 第20-22页 |
| 3.3 RS232 总线接口设计 | 第22-23页 |
| 3.3.1 RS232 总线介绍 | 第22页 |
| 3.3.2 RS232 与 TTL 转换 | 第22-23页 |
| 3.4 大容量高速缓存 SDRAM 与 DDR2 SDRAM | 第23-27页 |
| 3.4.1 SDRAM 的基本概念 | 第23-24页 |
| 3.4.2 SDRAM 的基本操作及工作时序 | 第24-25页 |
| 3.4.3 SDRAM 接口电路的设计 | 第25-26页 |
| 3.4.4 DDR2 SDRAM 接口电路的设计 | 第26-27页 |
| 3.5 SATA 硬盘电路设计 | 第27页 |
| 3.6 本章小结 | 第27-29页 |
| 第4章 系统各功能接口模块设计及仿真 | 第29-48页 |
| 4.1 FPGA 与 USB 总线接口模块设计 | 第29-32页 |
| 4.1.1 FPGA 与 USB 总线接口模块的总体设计 | 第29-31页 |
| 4.1.2 实现同步从属 FIFO 读操作 | 第31-32页 |
| 4.2 FPGA 与 RS232 总线接口模块设计 | 第32-35页 |
| 4.3 SDRAM 控制器模块设计 | 第35-38页 |
| 4.3.1 SDRAM 控制器的 FPGA 模块设计 | 第35-38页 |
| 4.4 大容量高速缓存 SDRAM 与 SATA 控制器接口模块设计 | 第38-42页 |
| 4.4.1 SDRAM 与 SATA 存取数据模块设计 | 第38-40页 |
| 4.4.2 DDR2 SDRAM 与 SATA 接口模块设计 | 第40-42页 |
| 4.5 命令解析模块设计及回波数据回放仿真 | 第42-47页 |
| 4.5.1 命令解析模块设计 | 第42-44页 |
| 4.5.2 回波数据处理模块的设计 | 第44-47页 |
| 4.6 本章小结 | 第47-48页 |
| 结论 | 第48-49页 |
| 参考文献 | 第49-52页 |
| 攻读学位期间发表的学术论文 | 第52-53页 |
| 致谢 | 第53页 |
