数字化频率测量系统设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第1章 频率测量研究现状及分析 | 第10-14页 |
| 1.1 研究背景及意义 | 第10-11页 |
| 1.2 国内外发展及研究现状 | 第11-12页 |
| 1.3 本文研究内容及写作安排 | 第12-14页 |
| 1.3.1 研究内容 | 第12-13页 |
| 1.3.2 写作安排 | 第13-14页 |
| 第2章 数字化频率测量方法研究 | 第14-30页 |
| 2.1 频标计量性能理论基础 | 第14-20页 |
| 2.1.1 频率信号的频域表征 | 第14-16页 |
| 2.1.2 频率信号的时域表征 | 第16-19页 |
| 2.1.3 时频域表征的相互转化 | 第19-20页 |
| 2.2 当前频率测量技术存在的问题分析 | 第20-24页 |
| 2.3 数字化频率测量的关键问题 | 第24-25页 |
| 2.3.1 数字测频的实现难点 | 第24页 |
| 2.3.2 数字测频的关键问题 | 第24-25页 |
| 2.4 数字化频率测量方法 | 第25-28页 |
| 2.4.1 数字下变频原理 | 第25-26页 |
| 2.4.2 相位比对原理 | 第26-28页 |
| 2.5 本章小结 | 第28-30页 |
| 第3章 基于数字测频方法的系统设计 | 第30-36页 |
| 3.1 需求分析及研制目标 | 第30页 |
| 3.2 性能分析及仿真实验 | 第30-33页 |
| 3.2.1 相位差与估算精度的关系 | 第30-31页 |
| 3.2.2 样本点数与估算精度的关系 | 第31-32页 |
| 3.2.3 信噪比与估算精度的关系 | 第32-33页 |
| 3.3 系统总体方案设计 | 第33-34页 |
| 3.4 本章小结 | 第34-36页 |
| 第4章 系统硬件实现方法研究 | 第36-48页 |
| 4.1 硬件总体设计 | 第36页 |
| 4.2 系统各功能模块设计 | 第36-46页 |
| 4.2.1 信号源模块 | 第36-40页 |
| 4.2.2 A/D转换模块 | 第40-42页 |
| 4.2.3 FPGA控制模块 | 第42-44页 |
| 4.2.4 SDRAM缓存模块 | 第44页 |
| 4.2.5 USB通讯模块 | 第44-46页 |
| 4.3 本章小结 | 第46-48页 |
| 第5章 系统软件实现方法研究 | 第48-60页 |
| 5.1 软件总体结构 | 第48-49页 |
| 5.2 系统软件各模块设计 | 第49-58页 |
| 5.2.1 信号源模块驱动 | 第49-50页 |
| 5.2.2 A/D模块驱动 | 第50-51页 |
| 5.2.3 SDRAM模块驱动 | 第51-54页 |
| 5.2.4 USB模块驱动 | 第54-58页 |
| 5.3 本章小结 | 第58-60页 |
| 第6章 系统测试与分析 | 第60-72页 |
| 6.1 系统概况及测试环境 | 第60-61页 |
| 6.2 系统噪声种类及抑制方法 | 第61-62页 |
| 6.2.1 电源噪声 | 第61页 |
| 6.2.2 PCB板噪声 | 第61-62页 |
| 6.3 系统各模块测试 | 第62-67页 |
| 6.3.1 信号源模块 | 第62-63页 |
| 6.3.2 模数转换模块 | 第63页 |
| 6.3.3 数据缓存模块 | 第63-64页 |
| 6.3.4 数据传输模块 | 第64-65页 |
| 6.3.5 上位机数据分析模块 | 第65-67页 |
| 6.4 误差分析 | 第67-68页 |
| 6.4.1 系统误差 | 第67-68页 |
| 6.4.2 随机误差 | 第68页 |
| 6.5 系统性能评估测试 | 第68-70页 |
| 6.5.1 频率测量准确度 | 第68-70页 |
| 6.5.2 系统本底噪声测试 | 第70页 |
| 6.6 本章小结 | 第70-72页 |
| 结论 | 第72-74页 |
| 参考文献 | 第74-78页 |
| 致谢 | 第78页 |
