数字三维示波器中DDR3存储模块的硬件设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 课题来源及研究背景 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 课题研究意义 | 第12页 |
| 1.4 论文研究目标与任务 | 第12-14页 |
| 第二章 数字三维示波器存储模块架构设计 | 第14-21页 |
| 2.1 数字三维示波器的基本原理与架构 | 第14-16页 |
| 2.1.1 传统的数字存储示波器结构分析 | 第14-15页 |
| 2.1.2 数字三维示波器的基本结构 | 第15-16页 |
| 2.2 深存储架构 | 第16-17页 |
| 2.3 关键芯片的选型 | 第17-20页 |
| 2.3.1 FPGA的选型 | 第17-19页 |
| 2.3.2 DDR3的选型 | 第19-20页 |
| 2.4 本章小结 | 第20-21页 |
| 第三章 DDR3的工作原理与接口设计 | 第21-34页 |
| 3.1 DDR3的结构与原理 | 第21-26页 |
| 3.1.1 DDR3 SDRAM的介绍 | 第21-22页 |
| 3.1.2 DDR3 SDRAM的内部结构 | 第22-23页 |
| 3.1.3 DDR3的工作原理 | 第23-26页 |
| 3.2 DDR3存储控制模块设计 | 第26-28页 |
| 3.3 DDR3接口配置与外围电路 | 第28-33页 |
| 3.3.1 物理接口 | 第28-29页 |
| 3.3.2 用户接口 | 第29-31页 |
| 3.3.3 DDR3时钟系统 | 第31-32页 |
| 3.3.4 DDR3读写缓存 | 第32-33页 |
| 3.4 本章小结 | 第33-34页 |
| 第四章 存储模块的硬件设计与实现 | 第34-53页 |
| 4.1 存储模块电源设计 | 第34-39页 |
| 4.1.1 电源需求分析 | 第34-35页 |
| 4.1.2 存储模块电源方案设计 | 第35-37页 |
| 4.1.3 DDR3电源模块设计 | 第37-39页 |
| 4.2 存储模块上电时序控制 | 第39-41页 |
| 4.3 信号完整性实现 | 第41-44页 |
| 4.3.1 传输线模型 | 第41-42页 |
| 4.3.2 传输线延迟 | 第42-43页 |
| 4.3.3 信号反射及抑制方法 | 第43-44页 |
| 4.3.4 传输线串扰及抑制 | 第44页 |
| 4.4 电源完整性设计与实现 | 第44-52页 |
| 4.4.1 电源分配网络的构成 | 第45-47页 |
| 4.4.2 电源噪声分析 | 第47页 |
| 4.4.3 电源完整性设计 | 第47-52页 |
| 4.5 EMC设计 | 第52页 |
| 4.6 本章小结 | 第52-53页 |
| 第五章 DDR3模块在三维示波器中的应用 | 第53-70页 |
| 5.1 深存储设计 | 第53-58页 |
| 5.1.1 深存储总体方案设计 | 第53-54页 |
| 5.1.2 深存储关键技术 | 第54-58页 |
| 5.2 分段录制的实现方法 | 第58-65页 |
| 5.2.1 分段录制的基本原理 | 第58-61页 |
| 5.2.2 分段录制的实现方法 | 第61-65页 |
| 5.3 深存储下的三维映射设计 | 第65-69页 |
| 5.3.1 三维映射的基本原理 | 第65-68页 |
| 5.3.2 实现方案与设计难点 | 第68-69页 |
| 5.4 本章小结 | 第69-70页 |
| 第六章 系统调试与验证 | 第70-80页 |
| 6.1 硬件系统调试 | 第70-71页 |
| 6.2 电源调试 | 第71-73页 |
| 6.3 EMC测试 | 第73-74页 |
| 6.4 DDR3存储模块的功能验证 | 第74-80页 |
| 6.4.1 深存储验证 | 第74-75页 |
| 6.4.2 分段录制与回放验证 | 第75-77页 |
| 6.4.3 数字触发验证 | 第77-78页 |
| 6.4.4 波形捕获率验证 | 第78-80页 |
| 第七章 总结与展望 | 第80-82页 |
| 7.1 总结 | 第80页 |
| 7.2 展望 | 第80-82页 |
| 致谢 | 第82-83页 |
| 参考文献 | 第83-85页 |
| 攻硕期间取得的研究成果 | 第85-86页 |
