高精度激光测距雷达实时信号处理机设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 论文背景 | 第15页 |
| 1.2 激光雷达信号处理硬件系统发展现状 | 第15-17页 |
| 1.3 本文的内容安排 | 第17-19页 |
| 第二章 信号处理机硬件平台设计 | 第19-45页 |
| 2.1 整体方案设计 | 第19-21页 |
| 2.2 芯片选型 | 第21-23页 |
| 2.2.1 FPGA选型 | 第21-22页 |
| 2.2.2 DSP选型 | 第22-23页 |
| 2.3 系统电源设计 | 第23-35页 |
| 2.3.1 DSP供电设计 | 第24-29页 |
| 2.3.2 FPGA供电设计 | 第29-33页 |
| 2.3.3 其他供电设计 | 第33-35页 |
| 2.4 时钟分发设计 | 第35-40页 |
| 2.4.1 AD9512设计实现 | 第36-38页 |
| 2.4.2 CDCM6208设计实现 | 第38-40页 |
| 2.5 PCB设计 | 第40-44页 |
| 2.5.1 PCB布局设计 | 第40-41页 |
| 2.5.2 板卡层叠结构设计 | 第41-42页 |
| 2.5.3 敏感信号保护设计 | 第42-44页 |
| 2.6 本章小结 | 第44-45页 |
| 第三章 信号处理机主要接口及工作流程设计 | 第45-75页 |
| 3.1 SRIO | 第45-57页 |
| 3.1.1 FPGA侧SRIO的实现 | 第46-50页 |
| 3.1.2 DSP侧SRIO的实现 | 第50-54页 |
| 3.1.3 SRIO传输测试 | 第54-57页 |
| 3.2 千兆以太网 | 第57-62页 |
| 3.2.1 以太网硬件设计 | 第58-59页 |
| 3.2.2 DSP侧程序设计 | 第59-61页 |
| 3.2.3 以太网传输测试 | 第61-62页 |
| 3.3 UART | 第62-67页 |
| 3.3.1 UART硬件设计及协议标准 | 第63-65页 |
| 3.3.2 UART程序设计 | 第65-67页 |
| 3.3.3 UART传输测试 | 第67页 |
| 3.4 系统工作流程设计 | 第67-74页 |
| 3.4.1 流程介绍 | 第67-68页 |
| 3.4.2 乒乓FIFO设计 | 第68-70页 |
| 3.4.3 DSP内部流程控制 | 第70-71页 |
| 3.4.4 信号处理机系统测试 | 第71-74页 |
| 3.5 本章小结 | 第74-75页 |
| 第四章 信号处理机配置与引导 | 第75-89页 |
| 4.1 FPGA的SPI模式配置 | 第75-79页 |
| 4.1.1 FPGA的配置模式 | 第75-76页 |
| 4.1.2 Master SPI模式 | 第76-79页 |
| 4.2 DSP的SPI模式引导 | 第79-88页 |
| 4.2.1 DSP的引导模式 | 第79-80页 |
| 4.2.2 SPI引导模式 | 第80-85页 |
| 4.2.3 基于Nor FLASH的多核引导 | 第85-88页 |
| 4.3 本章小结 | 第88-89页 |
| 第五章 总结与展望 | 第89-91页 |
| 5.1 总结 | 第89页 |
| 5.2 展望 | 第89-91页 |
| 参考文献 | 第91-93页 |
| 致谢 | 第93-95页 |
| 作者简介 | 第95-96页 |
