| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第1章 绪论 | 第10-17页 |
| 1.1 研究背景与意义 | 第10-11页 |
| 1.2 可重构技术 | 第11-12页 |
| 1.3 接收机的国内外研究现状 | 第12-14页 |
| 1.3.1 接收机的研究现状 | 第12-13页 |
| 1.3.2 捕获算法研究现状 | 第13页 |
| 1.3.3 可重构捕获技术研究现状 | 第13-14页 |
| 1.4 论文研究内容及安排 | 第14-16页 |
| 参考文献 | 第16-17页 |
| 第2章 GPS/BDS信号捕获的算法研究 | 第17-37页 |
| 2.1 卫星信号捕获的基本原理 | 第17-18页 |
| 2.1.1 捕获的基本原理 | 第17-18页 |
| 2.1.2 捕获的影响因素 | 第18页 |
| 2.2 GPS/BDS信号捕获的算法 | 第18-22页 |
| 2.2.1 GPS/BDS信号捕获的共性及差异分析 | 第19-20页 |
| 2.2.2 常用算法总结 | 第20-21页 |
| 2.2.3 算法运算复杂度比较 | 第21-22页 |
| 2.3 并行码相位捕获算法研究 | 第22-32页 |
| 2.3.1 平均相关法 | 第23页 |
| 2.3.2 补零方案 | 第23-26页 |
| 2.3.3 修改测距码方案 | 第26-27页 |
| 2.3.4 弱信号的积分方法研究 | 第27-32页 |
| 2.4 性能仿真及分析 | 第32-34页 |
| 2.5 本章小结 | 第34-35页 |
| 参考文献 | 第35-37页 |
| 第3章 FPGA可重构设计方法 | 第37-51页 |
| 3.1 FPGA技术 | 第37-40页 |
| 3.2 可重构技术理论分析 | 第40-43页 |
| 3.2.1 FPGA的可重构技术 | 第40-41页 |
| 3.2.2 FPGA的可重构设计方法 | 第41-43页 |
| 3.3 接收机的原理及基本架构 | 第43-45页 |
| 3.3.1 系统互操作性 | 第43-44页 |
| 3.3.2 接收机基本架构分析 | 第44-45页 |
| 3.4 可重构捕获模块的实现方案研究 | 第45-47页 |
| 3.5 实验开发工具的介绍 | 第47页 |
| 3.6 本章小结 | 第47-48页 |
| 参考文献 | 第48-51页 |
| 第4章 可重构GPS/BDS捕获模块的研究与设计 | 第51-69页 |
| 4.1 FPGA开发平台介绍 | 第51-52页 |
| 4.2 可重构捕获器的架构设计 | 第52-55页 |
| 4.2.1 捕获器的可重构 | 第52-53页 |
| 4.2.2 架构设计 | 第53-54页 |
| 4.2.3 算法参数选择 | 第54-55页 |
| 4.3 捕获器各子模块的设计 | 第55-67页 |
| 4.3.1 载波发生器 | 第55-56页 |
| 4.3.2 可重构的测距码发生器及码采样模块 | 第56-58页 |
| 4.3.3 累加平均采样模块 | 第58-61页 |
| 4.3.4 FFT模块 | 第61-63页 |
| 4.3.5 复数共轭乘法模块 | 第63-65页 |
| 4.3.6 差分相干积分模块 | 第65-66页 |
| 4.3.7 判决模块 | 第66-67页 |
| 4.4 本章小结 | 第67页 |
| 参考文献 | 第67-69页 |
| 第5章 捕获模块的整体控制与测试 | 第69-81页 |
| 5.1 整体控制设计 | 第69-74页 |
| 5.2 捕获模块测试 | 第74-79页 |
| 5.3 捕获模块电路综合分析 | 第79-80页 |
| 5.4 本章小结 | 第80-81页 |
| 结论 | 第81-84页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第84-86页 |
| 致谢 | 第86页 |