基于帧缓存压缩技术的解码器优化解决方案
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第12-13页 |
| 缩略语对照表 | 第13-16页 |
| 第一章 绪论 | 第16-22页 |
| 1.1 课题背景 | 第16-17页 |
| 1.2 解码技术的发展现状 | 第17-18页 |
| 1.3 研究内容与方法 | 第18-19页 |
| 1.3.1 研究内容 | 第18-19页 |
| 1.3.2 拟解决的关键问题 | 第19页 |
| 1.3.3 研究方法 | 第19页 |
| 1.4 各章节安排 | 第19-22页 |
| 第二章 帧间预测原理和帧缓存压缩技术 | 第22-42页 |
| 2.1 H.265/HEVC编码技术介绍 | 第22-25页 |
| 2.1.1 视频编码流程 | 第22页 |
| 2.1.2 帧间预测编码 | 第22-24页 |
| 2.1.3 Tile并行处理及环路滤波 | 第24-25页 |
| 2.2 帧缓存压缩技术介绍 | 第25-35页 |
| 2.2.1 图像处理顺序 | 第26-28页 |
| 2.2.2 头信息编码说明 | 第28-30页 |
| 2.2.3 体数据编码说明 | 第30-35页 |
| 2.3 压缩率评估 | 第35-38页 |
| 2.3.1 文件格式说明 | 第35页 |
| 2.3.2 文件预处理 | 第35-36页 |
| 2.3.3 压缩率统计分析 | 第36-38页 |
| 2.4 帧缓存压缩架构设计 | 第38-40页 |
| 2.5 本章小结 | 第40-42页 |
| 第三章 帧缓存压缩算法数据存储方案的设计与评估 | 第42-54页 |
| 3.1 子块存储方案评估 | 第42-44页 |
| 3.2 Tile块的处理 | 第44-45页 |
| 3.3 内存映射方案 | 第45-53页 |
| 3.3.1 DDR基本结构 | 第46页 |
| 3.3.2 DDR的基本操作及时序参数 | 第46-49页 |
| 3.3.3 DDR映射方案评估 | 第49-52页 |
| 3.3.4 处理单元大小的分析 | 第52-53页 |
| 3.4 本章小结 | 第53-54页 |
| 第四章 帧缓存压缩算法数据读取方案的设计与评估 | 第54-68页 |
| 4.1 Head信息读取方案的设计 | 第54-60页 |
| 4.1.1 缓存简介 | 第54-56页 |
| 4.1.2 高速缓存结构 | 第56-57页 |
| 4.1.3 参考块选择规律 | 第57-58页 |
| 4.1.4 Cache替换策略 | 第58-60页 |
| 4.2 算法修改方案 | 第60-61页 |
| 4.3 Head Cache未命中率的评估 | 第61-62页 |
| 4.4 Body Cache的设计与评估 | 第62-64页 |
| 4.5 解码模块例化个数和新系统带宽性能的提升 | 第64-65页 |
| 4.6 本章小结 | 第65-68页 |
| 第五章 总结和展望 | 第68-70页 |
| 5.1 本文所完成工作的总结 | 第68页 |
| 5.2 对未来工作的展望 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 致谢 | 第74-76页 |
| 作者简介 | 第76-77页 |
| 1. 基本情况 | 第76页 |
| 2. 教育背景 | 第76-77页 |
