| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第1章 绪论 | 第7-13页 |
| 1.1 课题的研究背景及意义 | 第7-8页 |
| 1.2 数据传输的发展现状 | 第8-11页 |
| 1.3 章节安排 | 第11-13页 |
| 第2章 系统相关技术研究 | 第13-33页 |
| 2.1 Rocket IO原理概述 | 第13-15页 |
| 2.2 Aurora协议 | 第15-23页 |
| 2.2.1 Aurora 8B/10B协议数据收发 | 第16-19页 |
| 2.2.2 Aurora 8B/10B通道初始化和错误处理 | 第19-20页 |
| 2.2.3 8B/10B编解码 | 第20-21页 |
| 2.2.4 单链和多链剥离传输 | 第21-23页 |
| 2.3 高速PCB设计 | 第23-31页 |
| 2.3.1 电源分配网络 | 第23-27页 |
| 2.3.2 反射与阻抗匹配 | 第27-30页 |
| 2.3.3 串扰及抑制 | 第30页 |
| 2.3.4 EMI | 第30-31页 |
| 2.4 本章小结 | 第31-33页 |
| 第3章 系统硬件平台设计 | 第33-47页 |
| 3.1 系统整体方案设计 | 第33页 |
| 3.2 系统平台各模块设计 | 第33-45页 |
| 3.2.1 电源模块设计 | 第33-34页 |
| 3.2.2 光模块设计 | 第34-36页 |
| 3.2.3 DDR3电路设计 | 第36页 |
| 3.2.4 GTP高速口电源设计 | 第36-40页 |
| 3.2.5 GTP高速口时钟设计 | 第40-43页 |
| 3.2.6 RS422及配置电路设计 | 第43-44页 |
| 3.2.7 PCB设计 | 第44-45页 |
| 3.3 本章小结 | 第45-47页 |
| 第4章 FPGA逻辑设计和仿真 | 第47-55页 |
| 4.1 FPGA开发流程及语言 | 第47-48页 |
| 4.2 DDR3模块设计 | 第48-49页 |
| 4.3 Aurora模块设计 | 第49-54页 |
| 4.4 本章小结 | 第54-55页 |
| 第5章 系统功能测试与结果 | 第55-59页 |
| 5.1 硬件调试 | 第55-56页 |
| 5.2 外回环及误码率测试 | 第56-58页 |
| 5.3 本章小结 | 第58-59页 |
| 第6章 总结与展望 | 第59-61页 |
| 6.1 论文内容总结 | 第59页 |
| 6.2 论文展望 | 第59-61页 |
| 参考文献 | 第61-63页 |
| 致谢 | 第63-65页 |
| 攻读硕士学位期间科研成果 | 第65页 |