摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
目录 | 第8-10页 |
第一章 引言 | 第10-13页 |
1.1 研究背景及意义 | 第10-11页 |
1.2 国内外研究进展与现状 | 第11-12页 |
1.2.1 低功耗SAR ADC 研究 | 第11页 |
1.2.2 高精度SAR ADC 研究 | 第11页 |
1.2.3 高采样率SAR ADC 研究 | 第11-12页 |
1.3 论文主要内容及组织结构 | 第12-13页 |
第二章 A/D 转换器概述 | 第13-21页 |
2.1 ADC 性能参数介绍 | 第13-16页 |
2.1.1 静态特性参数 | 第13-15页 |
2.1.2 动态特性参数 | 第15-16页 |
2.2 几种主要的ADC 结构 | 第16-20页 |
2.2.1 快闪式(Flash ADC) | 第17页 |
2.2.2 逐次逼近型(SAR ADC) | 第17-18页 |
2.2.3 流水线型(Pipeline ADC) | 第18-19页 |
2.2.4 过采样型(Σ - ADC) | 第19页 |
2.2.5 几种常见ADC 结构性能比较 | 第19-20页 |
2.3 小结 | 第20-21页 |
第三章 高精度逐次逼近ADC 设计分析 | 第21-39页 |
3.1 SAR ADC 中的高精度DAC 模块 | 第21-24页 |
3.1.1 分段电容阵列结构DAC 模块 | 第21-23页 |
3.1.2 电阻电容混合结构DAC 模块 | 第23-24页 |
3.2 高速高精度比较器模块 | 第24-31页 |
3.2.1 比较器结构简介 | 第24-26页 |
3.2.1.1 开环比较器 | 第25页 |
3.2.1.2 动态比较器(Latch) | 第25-26页 |
3.2.2 比较器失调电压消除技术 | 第26-28页 |
3.2.3 高速高精度比较器分析 | 第28-31页 |
3.3 误差自动校准技术 | 第31-33页 |
3.4 其它影响精度的因素分析 | 第33-38页 |
3.4.1 噪声因素 | 第33-35页 |
3.4.1.1 热噪声 | 第34-35页 |
3.4.1.2 闪烁噪声 | 第35页 |
3.4.2 开关的非理想效应 | 第35-38页 |
3.4.2.1 电荷注入 | 第36页 |
3.4.2.2 时钟馈通 | 第36-38页 |
3.5 小结 | 第38-39页 |
第四章 逐次逼近ADC 电路设计 | 第39-63页 |
4.1 带隙基准电压源设计 | 第39-43页 |
4.1.1 带隙基准的原理 | 第39-40页 |
4.1.2 常见的带隙电路结构 | 第40-41页 |
4.1.3 本文提出的带隙基准设计电路 | 第41-43页 |
4.2 DAC 电容网络设计 | 第43-48页 |
4.2.1 集成电路中的电容 | 第43-45页 |
4.2.2 电容的匹配 | 第45-47页 |
4.2.3 电容的选择 | 第47-48页 |
4.3 开关设计 | 第48-52页 |
4.3.1 开关的导通电阻 | 第49页 |
4.3.2 开关的具体设计 | 第49-52页 |
4.4 比较器设计 | 第52-59页 |
4.4.1 比较器整体结构 | 第52-54页 |
4.4.2 Latch 级设计 | 第54-55页 |
4.4.3 前置放大级设计 | 第55-57页 |
4.4.4 比较器的整体结构与仿真 | 第57-59页 |
4.5 数字控制模块设计 | 第59-62页 |
4.5.1 全定制晶体管级数字控制单元 | 第59-60页 |
4.5.2 半定制Verilog 代码级数字控制单元 | 第60-62页 |
4.6 小结 | 第62-63页 |
第五章 版图设计考虑及系统仿真结果 | 第63-72页 |
5.1 系统版图设计考虑 | 第63-66页 |
5.1.1 版图设计的基本考虑 | 第63-64页 |
5.1.2 版图设计总体考虑 | 第64-66页 |
5.2 系统仿真结果 | 第66-71页 |
5.2.1 静态参数仿真 | 第67-69页 |
5.2.2 动态参数仿真 | 第69-71页 |
5.3 小结 | 第71-72页 |
第六章 总结与展望 | 第72-74页 |
参考文献 | 第74-79页 |
数字控制模块Verilog 代码(附录) | 第79-82页 |
致谢 | 第82-83页 |
攻读硕士学位期间已发表或录用的论文、专利 | 第83-86页 |
上海交通大学硕士学位论文答辩决议书 | 第86页 |