| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第12-15页 |
| 1.1 引言 | 第12页 |
| 1.2 研究意义 | 第12-13页 |
| 1.3 本课题的研究内容 | 第13-14页 |
| 1.4 本课题的难点和创新点 | 第14-15页 |
| 第二章 ARINC429数据通信设备理论基础 | 第15-17页 |
| 2.1 ARINC429总线物理层规范 | 第15页 |
| 2.2 ARINC429数据帧结构 | 第15-17页 |
| 第三章 硬件设计研究 | 第17-32页 |
| 3.1 ARINC429总线传输系统性能指标及要求 | 第17页 |
| 3.2 ARINC429总线传输系统结构组成 | 第17-19页 |
| 3.3 ARINC429总线传输系统主芯片FPGA设计与配置 | 第19-28页 |
| 3.3.1 可编程逻辑器件介绍 | 第19页 |
| 3.3.2 可编程逻辑器件设计的一般流程 | 第19-20页 |
| 3.3.3 主芯片选型及其最小系统组成 | 第20-22页 |
| 3.3.4 FPGA的配置、下载 | 第22-28页 |
| 3.4 ARINC429总线传输系统硬件电路设计 | 第28-32页 |
| 3.4.1 系统供电设计 | 第28-29页 |
| 3.4.2 复位电路设计 | 第29页 |
| 3.4.3 时钟设计 | 第29-30页 |
| 3.4.4 外围硬件电路设计 | 第30-32页 |
| 第四章 FPGA内部逻辑设计研究 | 第32-49页 |
| 4.1 ARINC429数据接收模块设计 | 第33-35页 |
| 4.2 ARINC429数据发送模块设计 | 第35-37页 |
| 4.3 中央处理模块设计 | 第37-38页 |
| 4.4 数据存储模块设计 | 第38-41页 |
| 4.5 串口数据接收模块设计 | 第41-42页 |
| 4.6 串口数据发送模块设计 | 第42页 |
| 4.7 SDRAM控制器设计 | 第42-49页 |
| 第五章 系统的可靠性研究 | 第49-63页 |
| 5.1 从硬件电路方面分析 | 第49-56页 |
| 5.1.1 从原理图设计方面分析 | 第49-54页 |
| 5.1.2 从PCB设计方面分析 | 第54-56页 |
| 5.2 从FPGA内部逻辑方面分析 | 第56-61页 |
| 5.3 从软件算法方面分析 | 第61-63页 |
| 第六章 系统调试结果分析 | 第63-66页 |
| 第七章 结论 | 第66-68页 |
| 参考文献 | 第68-72页 |
| 致谢 | 第72-74页 |
| 研究成果及发表的学术论文 | 第74-76页 |
| 作者和导师简介 | 第76-77页 |
| 附件 | 第77-78页 |