| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 目录 | 第7-10页 |
| 第1章 绪论 | 第10-19页 |
| 1.1 课题背景及研究的目的和意义 | 第10页 |
| 1.2 近年来模数转换器（ADC）的概况 | 第10-15页 |
| 1.2.1 Flash 型模数转换器 | 第11-12页 |
| 1.2.2 Folding 型模数转换器 | 第12-13页 |
| 1.2.3 Subranging（Two-Step）型模数转换器 | 第13-14页 |
| 1.2.4 Pipeline 型模数转换器 | 第14页 |
| 1.2.5 Time-Interleaved 型模数转换器 | 第14-15页 |
| 1.2.6 逐次逼近型模数转换器 | 第15页 |
| 1.3 国内外对 SAR ADC 的研究现状及分析 | 第15-17页 |
| 1.4 论文内容及结构 | 第17-19页 |
| 第2章 14 位自校准 SAR ADC 的原理及设计 | 第19-48页 |
| 2.1 14 位 SAR ADC 原理及主要特性 | 第19-26页 |
| 2.1.1 SAR ADC 的原理 | 第19-21页 |
| 2.1.2 SAR ADC 的二进制加权电容型 DAC | 第21-22页 |
| 2.1.3 SAR ADC 的精度限制因素 | 第22-24页 |
| 2.1.4 ADC 的特性介绍 | 第24-26页 |
| 2.2 14 位非校准 SAR ADC 的模拟电路原理、设计及仿真 | 第26-40页 |
| 2.2.1 模拟多路复用器电路的原理、结构及仿真结果 | 第26-28页 |
| 2.2.2 采样保持电路原理、结构及仿真结构 | 第28-30页 |
| 2.2.3 比较器电路原理、结构及仿真结果 | 第30-35页 |
| 2.2.4 偏置电路原理、结构及仿真结果 | 第35-37页 |
| 2.2.5 数模转换器电路原理、结构及仿真结果 | 第37-40页 |
| 2.3 基于数字自校准算法的电路实现及仿真结果 | 第40-43页 |
| 2.3.1 数字自校准算法的原理 | 第40-41页 |
| 2.3.2 基于数字校准算法的电路实现 | 第41-42页 |
| 2.3.3 自校准算法的仿真结果 | 第42-43页 |
| 2.4 14 位 SAR ADC 的数字控制逻辑 | 第43-45页 |
| 2.4.1 逐次逼近寄存器 | 第43-44页 |
| 2.4.2 有限状态机 | 第44-45页 |
| 2.4.3 时序逻辑控制器 | 第45页 |
| 2.5 数字部分综合结果 | 第45-47页 |
| 2.6 本章小结 | 第47-48页 |
| 第3章 带自校准的 14 位 SAR ADC 电路的整体仿真 | 第48-55页 |
| 3.1 系统的整体电路框图 | 第48页 |
| 3.2 14 位 SAR ADC 的整体电路设计及仿真 | 第48-54页 |
| 3.2.1 14 位 SAR ADC 设计仿真方法 | 第48页 |
| 3.2.2 无电容失配的 14 位 SAR ADC 电路静态特性仿真 | 第48-50页 |
| 3.2.3 无电容失配的 14 位 SAR ADC 电路动态特性仿真 | 第50-51页 |
| 3.2.4 存在电容失配的 14 位 SAR ADC 仿真结果 | 第51-52页 |
| 3.2.5 带校准电路的 14 位 SAR ADC 电路仿真 | 第52-54页 |
| 3.3 本章小结 | 第54-55页 |
| 第4章 版图设计及后仿真验证 | 第55-61页 |
| 4.1 整体版图设计 | 第55-59页 |
| 4.1.1 模拟多路复用器版图结构 | 第55-56页 |
| 4.1.2 采样缓冲放大器版图 | 第56页 |
| 4.1.3 比较器版图 | 第56-57页 |
| 4.1.4 偏置电路的版图 | 第57页 |
| 4.1.5 数模转换器的版图 | 第57-58页 |
| 4.1.6 校准电路的版图 | 第58-59页 |
| 4.1.7 数字控制子系统 | 第59页 |
| 4.2 整体电路的版图及后仿真结果 | 第59-60页 |
| 4.3 本章小结 | 第60-61页 |
| 结论 | 第61-62页 |
| 参考文献 | 第62-66页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第66-68页 |
| 致谢 | 第68-69页 |
| 简历 | 第69-70页 |
