| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第9-17页 |
| 1.1 研究背景及意义 | 第9-11页 |
| 1.1.1 研究背景 | 第9-10页 |
| 1.1.2 研究目的及意义 | 第10-11页 |
| 1.2 动态可重构技术和 SEU 故障容错方法研究现状 | 第11-14页 |
| 1.2.1 SEU 故障的定义 | 第11页 |
| 1.2.2 SEU 容错方法的研究现状 | 第11-13页 |
| 1.2.3 什么是 FPGA 的动态可重构 | 第13-14页 |
| 1.2.4 FPGA 动态可重构的实现方式 | 第14页 |
| 1.3 本文主要研究内容及组织结构 | 第14-17页 |
| 第2章 SEU 故障和动态可重构技术的基本理论 | 第17-29页 |
| 2.1 引言 | 第17页 |
| 2.2 SEU 介绍 | 第17-19页 |
| 2.2.1 SEU 产生机理 | 第17-18页 |
| 2.2.2 SEU 效应对 SRAM 型 FPGA 的影响 | 第18-19页 |
| 2.3 针对 SEU 故障的容错方法 | 第19-24页 |
| 2.3.1 冗余技术 | 第19-21页 |
| 2.3.2 纠检错码技术 | 第21-23页 |
| 2.3.3 结构重设计技术 | 第23-24页 |
| 2.4 FPGA 的动态可重构技术 | 第24-26页 |
| 2.4.1 动态全部重构 | 第24-25页 |
| 2.4.2 动态部分重构 | 第25-26页 |
| 2.5 基于可重构技术的 FPGA 中 SEU 故障修复的基本思路 | 第26-27页 |
| 2.6 本章小结 | 第27-29页 |
| 第3章 演示验证系统的设计 | 第29-49页 |
| 3.1 引言 | 第29页 |
| 3.2 系统功能概述 | 第29-31页 |
| 3.3 系统需求分析 | 第31-32页 |
| 3.4 系统总体结构设计 | 第32-33页 |
| 3.5 芯片的选择 | 第33-37页 |
| 3.5.1 被监测模块 | 第33-34页 |
| 3.5.2 故障检测模块 | 第34页 |
| 3.5.3 控制模块 | 第34-35页 |
| 3.5.4 配置模块 | 第35-36页 |
| 3.5.5 存储模块 | 第36页 |
| 3.5.6 通讯模块 | 第36-37页 |
| 3.6 硬件设计 | 第37-48页 |
| 3.6.1 配置接口的设计 | 第37-42页 |
| 3.6.2 回读与比较接口的设计 | 第42-44页 |
| 3.6.3 故障注入接口的设计 | 第44页 |
| 3.6.4 SRAM 接口的设计 | 第44-47页 |
| 3.6.5 RS-232 通信接口的设计 | 第47-48页 |
| 3.7 本章小结 | 第48-49页 |
| 第4章 FPGA 中 SEU 故障容错方法的实现 | 第49-71页 |
| 4.1 引言 | 第49页 |
| 4.2 故障注入 | 第49-57页 |
| 4.2.1 配置数据帧 | 第50-53页 |
| 4.2.2 数据帧的寻址方法 | 第53-54页 |
| 4.2.3 故障注入方案 | 第54-55页 |
| 4.2.4 故障注入流程 | 第55-57页 |
| 4.3 故障检测 | 第57-65页 |
| 4.3.1 配置数据的回读 | 第57-62页 |
| 4.3.2 配置数据的验证 | 第62-65页 |
| 4.4 故障修复 | 第65-69页 |
| 4.4.1 动态全部重构 | 第65-67页 |
| 4.4.2 动态部分重构 | 第67-69页 |
| 4.5 本章小结 | 第69-71页 |
| 第5章 验证实验与结果分析 | 第71-81页 |
| 5.1 引言 | 第71页 |
| 5.2 待测电路 | 第71-73页 |
| 5.3 验证实验 | 第73-76页 |
| 5.4 实验结果分析 | 第76-80页 |
| 5.4.1 故障检测结果分析 | 第76-79页 |
| 5.4.2 故障修复结果分析 | 第79-80页 |
| 5.5 本章小结 | 第80-81页 |
| 结论 | 第81-82页 |
| 参考文献 | 第82-88页 |
| 致谢 | 第88页 |
