HINOC2.0 MAC协处理器的仿真与板级验证
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 缩略语对照表 | 第10-15页 |
| 第一章 绪论 | 第15-25页 |
| 1.1 研究背景 | 第15页 |
| 1.2 常见宽带接入技术 | 第15-19页 |
| 1.2.1 ADSL接入 | 第16页 |
| 1.2.2 以太网接入 | 第16-17页 |
| 1.2.3 光纤接入 | 第17页 |
| 1.2.4 无线接入 | 第17-18页 |
| 1.2.5 EoC接入 | 第18-19页 |
| 1.3 常见有源EoC技术 | 第19-23页 |
| 1.3.1 Home Plug AV | 第19-20页 |
| 1.3.2 Home PNA | 第20页 |
| 1.3.3 DOCSIS | 第20-21页 |
| 1.3.4 MoCA | 第21页 |
| 1.3.5 HINOC | 第21-23页 |
| 1.4 本文的主要工作和内容安排 | 第23-25页 |
| 第二章 HINOC2.0 MAC层介绍 | 第25-41页 |
| 2.1 HINOC2.0 网络概述 | 第25-31页 |
| 2.1.1 网络拓扑 | 第25-26页 |
| 2.1.2 HINOC2.0 协议栈 | 第26-27页 |
| 2.1.3 PHY层帧类型 | 第27-28页 |
| 2.1.4 MAC层帧类型 | 第28-31页 |
| 2.2 MAC层协议关键机制 | 第31-38页 |
| 2.2.1 信道分配机制 | 第31-33页 |
| 2.2.2 节点接纳和链路维护机制 | 第33-35页 |
| 2.2.3 测距机制 | 第35-36页 |
| 2.2.4 组帧拆帧机制 | 第36-38页 |
| 2.2.5 重传机制 | 第38页 |
| 2.3 MAC协处理器的总体架构 | 第38-41页 |
| 第三章 HINOC2.01G验证系统的搭建与维护 | 第41-51页 |
| 3.1 1G验证系统的设计需求 | 第41-42页 |
| 3.2 1G验证系统的设计方案 | 第42-46页 |
| 3.2.1 双通道结构中流识别模块的设计 | 第44页 |
| 3.2.2 双通道结构中合流模块的设计 | 第44-46页 |
| 3.3 1G验证系统的搭建与维护 | 第46-47页 |
| 3.4 1G验证系统中关键模块的优化 | 第47-51页 |
| 3.4.1 流分类优化 | 第47-48页 |
| 3.4.2 分组处理优化 | 第48-49页 |
| 3.4.3 总线优化 | 第49-51页 |
| 第四章 HINOC2.0 C Model设计 | 第51-61页 |
| 4.1 UVM验证 | 第51-52页 |
| 4.2 C Model需求分析 | 第52-53页 |
| 4.3 软件语言描述硬件电路的关键技术 | 第53-55页 |
| 4.3.1 多线程技术 | 第53-54页 |
| 4.3.2 线程间通信 | 第54-55页 |
| 4.4 C Model关键模块设计 | 第55-61页 |
| 4.4.1 入队 | 第55-57页 |
| 4.4.2 出队 | 第57-58页 |
| 4.4.3 组帧 | 第58-59页 |
| 4.4.4 拆帧 | 第59-61页 |
| 第五章 仿真与验证 | 第61-75页 |
| 5.1 1G验证系统的功能仿真 | 第61-66页 |
| 5.1.1 仿真测试环境 | 第61-65页 |
| 5.1.2 仿真测试结结果分析 | 第65-66页 |
| 5.2 1G验证系统的板级验证 | 第66-73页 |
| 5.2.1 板级验证平台 | 第67页 |
| 5.2.2 HIMAC自回环验证 | 第67-69页 |
| 5.2.3 HIMAC与HIPHY的联合验证 | 第69-73页 |
| 5.3 C模型仿真分析 | 第73页 |
| 5.4 RTL模型和C模型对比分析 | 第73-75页 |
| 结束语 | 第75-77页 |
| 参考文献 | 第77-79页 |
| 致谢 | 第79-81页 |
| 作者简介 | 第81-82页 |
