14bit 125MS/s流水线型ADC中MDAC的设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 研究背景 | 第8页 |
| 1.2 国内外研究现状 | 第8-10页 |
| 1.3 论文研究内容及结构 | 第10-12页 |
| 第二章 模数转换器概述 | 第12-32页 |
| 2.1 模数转换器的工作原理与性能参数 | 第12-14页 |
| 2.2 常见模数转换器分类 | 第14-18页 |
| 2.3 流水线型模数转换器概述 | 第18-30页 |
| 2.3.1 流水线型ADC的基本架构 | 第18-19页 |
| 2.3.2 流水线级转换电路 | 第19-30页 |
| 2.4 本章小结 | 第30-32页 |
| 第三章 流水线型ADC建模及系统级设计 | 第32-46页 |
| 3.1 非理想误差源建模 | 第32-42页 |
| 3.1.1 采样开关电容电路中的非理想误差源 | 第32-36页 |
| 3.1.2 子ADC中非理想误差源 | 第36-37页 |
| 3.1.3 MDAC中的非理想误差源 | 第37-42页 |
| 3.2 流水线型ADC的系统级设计 | 第42-44页 |
| 3.2.1 功耗估计模型 | 第43页 |
| 3.2.2 级间电容缩放比优化 | 第43-44页 |
| 3.2.3 流水级分辨率设计 | 第44页 |
| 3.3 本章小结 | 第44-46页 |
| 第四章 2.5bit MDAC电路设计 | 第46-66页 |
| 4.1 MDAC结构设计 | 第46-48页 |
| 4.2 增益自举开关电路设计 | 第48-51页 |
| 4.3 宽带高增益运放设计 | 第51-58页 |
| 4.3.1 运放的结构选取 | 第51-52页 |
| 4.3.2 增益提升技术 | 第52-54页 |
| 4.3.3 Ahuja频率补偿 | 第54-55页 |
| 4.3.4 电流复用技术 | 第55-56页 |
| 4.3.5 开关电容共模反馈 | 第56页 |
| 4.3.6 仿真结果 | 第56-58页 |
| 4.4 电容失配数字校准电路设计 | 第58-62页 |
| 4.5 MDAC前仿真结果 | 第62-64页 |
| 4.5.1 功能仿真结果 | 第62-63页 |
| 4.5.2 性能仿真结果 | 第63-64页 |
| 4.6 本章小结 | 第64-66页 |
| 第五章 版图设计及后仿真 | 第66-72页 |
| 5.1 MDAC版图设计 | 第66-69页 |
| 5.2 MDAC后仿真结果 | 第69-70页 |
| 5.3 本章小结 | 第70-72页 |
| 第六章 总结与展望 | 第72-74页 |
| 6.1 论文总结 | 第72页 |
| 6.2 工作展望 | 第72-74页 |
| 致谢 | 第74-76页 |
| 参考文献 | 第76-78页 |
| 作者简介 | 第78页 |
