基于FPGA的载波同步与位同步系统的设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第11-15页 |
| 1.1 研究背景与意义 | 第11-12页 |
| 1.2 同步技术发展和研究现状 | 第12-14页 |
| 1.3 论文研究的主要内容 | 第14-15页 |
| 第2章 载波同步与位同步的相关原理 | 第15-35页 |
| 2.1 锁相环理论 | 第15-23页 |
| 2.1.1 锁相环的基本工作原理 | 第15-19页 |
| 2.1.2 锁相环的相位模型和动态方程 | 第19-21页 |
| 2.1.3 锁相环路的捕获性能 | 第21-22页 |
| 2.1.4 锁相环路的跟踪特性 | 第22-23页 |
| 2.2 全数字锁相环 | 第23-28页 |
| 2.2.1 数字鉴相器 | 第24-26页 |
| 2.2.2 数字环路滤波器 | 第26-27页 |
| 2.2.3 数字压控振荡器 | 第27-28页 |
| 2.3 载波估计与载波同步原理 | 第28-31页 |
| 2.3.1 载波估计算法 | 第29页 |
| 2.3.2 同相正交锁相环 | 第29-31页 |
| 2.4 位同步原理 | 第31-35页 |
| 2.4.1 滤波法提取位同步信号 | 第31-33页 |
| 2.4.2 锁相环法提取位同步信号 | 第33-35页 |
| 第3章 基于数字锁相环的同步系统的设计与实现 | 第35-67页 |
| 3.1 系统方案设计 | 第35-38页 |
| 3.1.1 系统结构设计 | 第35-37页 |
| 3.1.2 参数设计 | 第37页 |
| 3.1.3 开发环境和开发流程 | 第37-38页 |
| 3.2 发送子系统设计 | 第38-50页 |
| 3.2.1 时钟钟模块设计 | 第39-42页 |
| 3.2.2 基带数据模块设计 | 第42-43页 |
| 3.2.3 载波发生器模块设计 | 第43-46页 |
| 3.2.4 频率控制模块设计 | 第46-48页 |
| 3.2.5 BPSK调制模块设计 | 第48-50页 |
| 3.3 载波同步与解调子系统模块 | 第50-60页 |
| 3.3.1 数字鉴相器的设计 | 第51-54页 |
| 3.3.2 数字控制振荡器的设计 | 第54-56页 |
| 3.3.3 数字环路滤波器的设计 | 第56-58页 |
| 3.3.4 频率估计模块的设计 | 第58-60页 |
| 3.3.5 载波同步与解调子系统的综合设计 | 第60页 |
| 3.4 位同步子系统设计 | 第60-67页 |
| 3.4.1 微分鉴相模块 | 第61-62页 |
| 3.4.2 双向时钟信号模块 | 第62-63页 |
| 3.4.3 单稳态触发模块 | 第63-64页 |
| 3.4.4 控制及分频模块 | 第64-65页 |
| 3.4.5 位同步子系统综合设计 | 第65-67页 |
| 第4章 系统仿真测试与结果分析 | 第67-90页 |
| 4.1 时钟模块仿真与结果分析 | 第67-69页 |
| 4.1.1 发射端时钟模块仿真 | 第67-68页 |
| 4.1.2 接收端时钟模块仿真 | 第68-69页 |
| 4.2 发送子系统仿真与结果分析 | 第69-74页 |
| 4.2.1 BPSK调制模块仿真 | 第69-72页 |
| 4.2.2 频率控制模块仿真 | 第72-74页 |
| 4.3 载波同步与解调模块的仿真 | 第74-82页 |
| 4.3.1 数字鉴相器模块仿真 | 第75-76页 |
| 4.3.2 数控振荡器模块仿真 | 第76-77页 |
| 4.3.3 数字环路滤波器模块仿真 | 第77页 |
| 4.3.4 频率估计模块仿真 | 第77-78页 |
| 4.3.5 载波同步模块跟踪性能仿真 | 第78-82页 |
| 4.4 位同步模块的仿真 | 第82-86页 |
| 4.4.1 微分鉴相模块 | 第82-83页 |
| 4.4.2 双向时钟信号模块 | 第83页 |
| 4.4.3 单稳态触发模块 | 第83-84页 |
| 4.4.4 控制及分频模块 | 第84页 |
| 4.4.5 位同步模块跟踪性能仿真 | 第84-86页 |
| 4.5 硬件测试系统 | 第86-90页 |
| 4.5.1 硬件测试平台 | 第86-87页 |
| 4.5.2 系统的硬件测试 | 第87-90页 |
| 结论 | 第90-92页 |
| (一)设计成果和经验总结 | 第90页 |
| (二)存在问题以及改进思路 | 第90-92页 |
| 参考文献 | 第92-96页 |
| 致谢 | 第96-97页 |
| 研究生履历 | 第97页 |
