| 摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 第1章 绪论 | 第8-12页 |
| ·课题的研究背景与意义 | 第8-9页 |
| ·国内外研究现状 | 第9-10页 |
| ·国外研究现状 | 第9页 |
| ·国内研究现状 | 第9-10页 |
| ·论文的主要工作及组织结构 | 第10-12页 |
| ·论文主要工作 | 第10页 |
| ·论文组织结构 | 第10-12页 |
| 第2章 并行处理器相关技术 | 第12-20页 |
| ·计算机分类 | 第12-14页 |
| ·并行处理技术 | 第14-15页 |
| ·指令级并行和数据相关性 | 第15-17页 |
| ·指令级并行(ILP) | 第15-16页 |
| ·指令相关性 | 第16-17页 |
| ·数据级并行(DLP) | 第17页 |
| ·线程级并行(TLP)和同时多线程(SMT) | 第17-18页 |
| ·并行技术比较 | 第18-19页 |
| ·分析和总结 | 第19-20页 |
| 第3章 时钟共享多线程处理器介绍及其处理单元的总体设计 | 第20-26页 |
| ·时钟共享多线程处理器介绍 | 第20-21页 |
| ·时钟共享多线程处理器结构 | 第20-21页 |
| ·时钟共享多线程处理器运行模式 | 第21页 |
| ·处理单元总体设计 | 第21-25页 |
| ·指令集系统结构(ISA) | 第21-22页 |
| ·指令字编码 | 第22页 |
| ·处理单元结构 | 第22-24页 |
| ·数据通信 | 第24-25页 |
| ·分析和总结 | 第25-26页 |
| 第4章 处理单元的详细设计与实现 | 第26-44页 |
| ·指令预取 | 第26-27页 |
| ·译码单元 | 第27-34页 |
| ·指令乒乓 | 第27-28页 |
| ·指令解析 | 第28-30页 |
| ·PC控制 | 第30-31页 |
| ·阻塞处理 | 第31-33页 |
| ·输出控制 | 第33-34页 |
| ·指令调度器 | 第34-36页 |
| ·地址流水线 | 第36-38页 |
| ·存储管理 | 第38-43页 |
| ·交叉存储结构 | 第38-39页 |
| ·指令交叉存储 | 第39-41页 |
| ·数据交叉存储 | 第41-43页 |
| ·分析和总结 | 第43-44页 |
| 第5章 功能仿真和综合 | 第44-50页 |
| ·功能仿真 | 第44-48页 |
| ·指令预取测试 | 第44页 |
| ·基本指令测试 | 第44-46页 |
| ·线程间通信 | 第46-47页 |
| ·核间通信(近邻通信) | 第47-48页 |
| ·综合报告 | 第48-49页 |
| ·分析和总结 | 第49-50页 |
| 第6章 总结和展望 | 第50-52页 |
| ·总结 | 第50页 |
| ·展望 | 第50-52页 |
| 参考文献 | 第52-54页 |
| 附录 指令集 | 第54-56页 |
| 攻读学位期间取得的研究成果 | 第56-58页 |
| 致谢 | 第58-59页 |