基于FPGA的数码相框研究与设计
| 摘要 | 第1-8页 |
| Abstract | 第8-9页 |
| 附图索引 | 第9-11页 |
| 附表索引 | 第11-12页 |
| 第1章 绪论 | 第12-17页 |
| ·课题背景及意义 | 第12页 |
| ·数码相框的发展及技术现状 | 第12-15页 |
| ·课题的研究内容和研究目的 | 第15-16页 |
| ·课题研究内容 | 第15页 |
| ·课题研究目的 | 第15-16页 |
| ·论文工作安排 | 第16-17页 |
| 第2章 数码相框图像处理算法的研究 | 第17-32页 |
| ·数码相框系统结构框图 | 第17页 |
| ·图像处理算法研究 | 第17-31页 |
| ·图像的灰度化算法 | 第17-18页 |
| ·图像缩放处理算法的仿真 | 第18-23页 |
| ·图像增强处理算法的仿真 | 第23-27页 |
| ·图像的频率域增强实现 | 第27-29页 |
| ·图像的频率域增强改进 | 第29-31页 |
| ·本章小结 | 第31-32页 |
| 第3章 数码相框的硬件研究与设计 | 第32-42页 |
| ·FPGA及其开发环境 | 第32-37页 |
| ·现场可编程门阵列 | 第32页 |
| ·利用Quartus Ⅱ进行数码相框硬件设计 | 第32-37页 |
| ·数码相框硬件系统 | 第37-41页 |
| ·DE2-70开发板介绍 | 第37页 |
| ·数码相框编程模式及硬件选型 | 第37-41页 |
| ·本章小结 | 第41-42页 |
| 第4章 数码相框的软件研究与设计 | 第42-55页 |
| ·SOPC及Nios Ⅱ简介 | 第42-43页 |
| ·数码相框的SOPC系统构建 | 第43-50页 |
| ·Avalon总线接口的选择 | 第43-44页 |
| ·显示屏控制器模块的设计实现 | 第44-47页 |
| ·音频控制器模块的设计实现 | 第47-50页 |
| ·数码相框的Nios Ⅱ系统构建 | 第50-54页 |
| ·数码相框的软件设计实现 | 第50-52页 |
| ·图像灰度化算法的实现 | 第52-54页 |
| ·本章小结 | 第54-55页 |
| 第五章 实验及结果分析 | 第55-63页 |
| ·数码相框的硬件实现 | 第55-56页 |
| ·图像处理算法的硬件平台实现 | 第56-61页 |
| ·图像缩放算法的硬件平台实现 | 第57-58页 |
| ·图像增强算法的硬件平台实现 | 第58-61页 |
| ·增强算法性能分析 | 第61页 |
| ·系统内部资源分析 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 结论与展望 | 第63-64页 |
| 参考文献 | 第64-68页 |
| 致谢 | 第68-69页 |
| 附录A 攻读学位期间所发表的学术论文目录 | 第69页 |
