LTE标准下Turbo码的研究与FPGA实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·移动通信发展历史 | 第7-8页 |
| ·原始通信 | 第7页 |
| ·现代通信 | 第7-8页 |
| ·LTE 出现及发展现状 | 第8页 |
| ·Turbo 码的产生以及发展 | 第8-10页 |
| ·信道编码历史 | 第8-9页 |
| ·Turbo 码的提出和发展 | 第9-10页 |
| ·论文的研究内容和章节安排 | 第10-11页 |
| ·论文主要内容 | 第10页 |
| ·章节安排 | 第10-11页 |
| 第二章 Turbo 码原理 | 第11-25页 |
| ·Turbo 码编码原理 | 第11-14页 |
| ·LTE 中 RSC 编码器 | 第12-13页 |
| ·交织器 | 第13-14页 |
| ·截余模块 | 第14页 |
| ·Turbo 码译码原理 | 第14-23页 |
| ·MAP 算法 | 第15-20页 |
| ·LOG-MAP 算法 | 第20-21页 |
| ·MAX-LOG-MAP | 第21-23页 |
| ·Turbo 译码比较 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第三章 Turbo 译码的改进 | 第25-37页 |
| ·DSCAL-MAX-LOG-MAP 算法 | 第25-31页 |
| ·算法简介 | 第25-27页 |
| ·理论分析 | 第27-28页 |
| ·性能仿真 | 第28-31页 |
| ·SW-MAX-LOG-MAP 算法 | 第31-35页 |
| ·MAX-LOG-MAP 时延 | 第31-32页 |
| ·SW-LOG-MAP 分析 | 第32-33页 |
| ·SW-LOG-MAP 时延 | 第33-34页 |
| ·性能仿真 | 第34-35页 |
| ·本章小结 | 第35-37页 |
| 第四章 LTE 下 Turbo 码的仿真实现 | 第37-55页 |
| ·硬件开发平台简介 | 第37-39页 |
| ·FPGA 的发展 | 第37-38页 |
| ·FPGA 的结构 | 第38-39页 |
| ·软件开发工具介绍 | 第39-40页 |
| ·FPGA 设计工具简介 | 第39-40页 |
| ·Verilog HDL 与 VHDL 的比较 | 第40页 |
| ·Turbo 编码 FPGA 实现 | 第40-46页 |
| ·Turbo 编码器结构 | 第41页 |
| ·RSC 编码器的 FPGA 实现 | 第41-43页 |
| ·内交织模块的 FPGA 设计 | 第43-45页 |
| ·编码器整体结构与仿真 | 第45-46页 |
| ·Turbo 译码器的 FPGA 实现 | 第46-53页 |
| ·Turbo 译码器结构 | 第46-47页 |
| ·译码算法简化 | 第47-50页 |
| ·SISO 模块设计与实现 | 第50-52页 |
| ·译码器整体硬件结构与仿真 | 第52-53页 |
| ·本章小结 | 第53-55页 |
| 第五章 总结与展望 | 第55-57页 |
| ·全文总结 | 第55页 |
| ·文章不足与展望 | 第55-57页 |
| 致谢 | 第57-59页 |
| 参考文献 | 第59-61页 |
