任意波形发生器数字模块的硬件设计
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 第一章 绪论 | 第11-15页 |
| ·研究的背景及意义 | 第11-12页 |
| ·国内外的发展现状及趋势 | 第12-13页 |
| ·设计目标（指标）、任务及论文章节安排 | 第13-14页 |
| ·本章小结 | 第14-15页 |
| 第二章 任意波形发生器的整体方案设计 | 第15-25页 |
| ·频率合成技术 | 第15-19页 |
| ·直接数字波形合成技术 | 第16-17页 |
| ·直接数字频率合成技术 | 第17-18页 |
| ·DDWS 与 DDFS 比较 | 第18-19页 |
| ·FPGA 实现 DDS | 第19页 |
| ·存储方案 | 第19-22页 |
| ·基于 DDFS 的并行存储技术 | 第19-21页 |
| ·大容量存储方案 | 第21-22页 |
| ·并串转换技术 | 第22-23页 |
| ·整体方案设计 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第三章 任意波形发生器硬件设计 | 第25-51页 |
| ·电源模块设计 | 第25-30页 |
| ·FPGA 模块电源 | 第26页 |
| ·DDR2 模块电源 | 第26页 |
| ·其他模块电源 | 第26页 |
| ·电源系统框图 | 第26-27页 |
| ·电源芯片介绍 | 第27-30页 |
| ·时钟模块设计 | 第30-31页 |
| ·D/A 转换模块设计 | 第31-39页 |
| ·高速数据选择与转换 | 第35-36页 |
| ·AD9739 校准电路 | 第36-37页 |
| ·AD9739 同步电路 | 第37-38页 |
| ·AD9739 输出电流电路 | 第38页 |
| ·AD9739 接口设计 | 第38-39页 |
| ·存储模块设计 | 第39-41页 |
| ·FPGA 模块设计 | 第41-44页 |
| ·FPGA 可配置 I/O 分配 | 第42-43页 |
| ·FPGA 模块配置电路设计 | 第43-44页 |
| ·连接器 | 第44-47页 |
| ·PCB 设计 | 第47-50页 |
| ·叠层设计 | 第47-49页 |
| ·布线设计 | 第49-50页 |
| ·本章小结 | 第50-51页 |
| 第四章 存储模块设计 | 第51-73页 |
| ·DDR2 SDRAM 简介 | 第51-56页 |
| ·DDR2 SDRAM 结构简介 | 第51-52页 |
| ·DDR2 SDRAM 新功能 | 第52-53页 |
| ·DDR2 SDRAM 操作指令 | 第53-55页 |
| ·DDR2 SDRAM 操作 | 第55-56页 |
| ·DDR2 SDRAM 控制程序设计 | 第56-63页 |
| ·infrastructure 模块 | 第57-58页 |
| ·主控模块 | 第58-63页 |
| ·主控模块接口设计 | 第58-59页 |
| ·主控模块层次设计 | 第59-63页 |
| ·高速数据缓存 | 第63-65页 |
| ·DDR2 SDRAM 性能优化 | 第65-67页 |
| ·寻找方式对性能的优化 | 第65-66页 |
| ·突发长度对性能的优化 | 第66-67页 |
| ·存储器的信号完整性分析 | 第67-72页 |
| ·时钟信号的布线 | 第67-68页 |
| ·数据信号的布线 | 第68页 |
| ·地址、命令和控制信号的布线 | 第68页 |
| ·布线后时序验证及仿真结果 | 第68-72页 |
| ·时序验证方案 | 第68-70页 |
| ·仿真结果 | 第70-72页 |
| ·本章小结 | 第72-73页 |
| 第五章 FPGA 逻辑设计 | 第73-84页 |
| ·FPGA 的逻辑设计 | 第73页 |
| ·相位累加模块的设计 | 第73-76页 |
| ·并串转换模块的设计 | 第76-77页 |
| ·时钟芯片 AD9518 的配置 | 第77-82页 |
| ·AD9739 D/A 转换芯片配置 | 第82-83页 |
| ·本章小结 | 第83-84页 |
| 第六章 调试与测试 | 第84-91页 |
| ·硬件调试 | 第84页 |
| ·硬件调试过程 | 第84-89页 |
| ·调试过程中遇到的问题 | 第89-90页 |
| ·本章小结 | 第90-91页 |
| 第七章 总结与展望 | 第91-92页 |
| 致谢 | 第92-93页 |
| 参考文献 | 第93-95页 |
| 附录 | 第95-96页 |
