基于FPGA的网络协议信息隐藏技术研究
| 摘要 | 第1-6页 |
| Abstract | 第6-12页 |
| 第1章 绪论 | 第12-17页 |
| ·研究背景及意义 | 第12-13页 |
| ·信息隐藏技术研究现状 | 第13-14页 |
| ·FPGA 研究现状 | 第14-15页 |
| ·论文主要内容及结构 | 第15-16页 |
| ·本章小结 | 第16-17页 |
| 第2章 相关技术和开发工具 | 第17-28页 |
| ·网络协议 | 第17-20页 |
| ·IP 协议 | 第17-19页 |
| ·TCP 协议 | 第19-20页 |
| ·网络协议信息隐藏技术 | 第20-22页 |
| ·FPGA 技术 | 第22-24页 |
| ·IP 核技术 | 第24-25页 |
| ·IP 核设计工具 | 第25-27页 |
| ·Quartus II | 第25-26页 |
| ·Nios II IDE | 第26-27页 |
| ·本章小结 | 第27-28页 |
| 第3章 网络协议信息隐藏 IP 核总体设计 | 第28-33页 |
| ·总体设计 | 第28-29页 |
| ·数据获取模块结构设计 | 第29-30页 |
| ·数据输出模块结构设计 | 第30-31页 |
| ·控制模块结构设计 | 第31页 |
| ·网络协议信息隐藏模块结构设计 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 第4章 网络协议信息隐藏 IP 核模块设计 | 第33-45页 |
| ·数据获取模块设计 | 第33-37页 |
| ·数据接收缓冲模块设计 | 第33-34页 |
| ·数据包分离模块设计 | 第34-35页 |
| ·协议识别模块设计 | 第35-36页 |
| ·隐藏数据源模块设计 | 第36-37页 |
| ·数据输出模块设计 | 第37-38页 |
| ·控制模块设计 | 第38-40页 |
| ·网络协议的信息隐藏模块设计 | 第40-44页 |
| ·基于标识法的信息隐藏模块设计 | 第40-42页 |
| ·基于源 IP 地址的信息隐藏模块设计 | 第42-43页 |
| ·基于 TCP 序号的信息隐藏模块设计 | 第43页 |
| ·信息隐藏性能分析与比较 | 第43-44页 |
| ·本章小结 | 第44-45页 |
| 第5章 网络协议信息隐藏 IP 核测试与应用 | 第45-52页 |
| ·功能测试 | 第45-50页 |
| ·平台搭建 | 第45-48页 |
| ·测试过程与结果 | 第48-50页 |
| ·网络传输时延测试 | 第50-51页 |
| ·平台搭建 | 第50-51页 |
| ·测试结果 | 第51页 |
| ·应用展望 | 第51页 |
| ·本章小结 | 第51-52页 |
| 结论 | 第52-54页 |
| 参考文献 | 第54-56页 |
| 攻读硕士学位期间发表的学术论文 | 第56-58页 |
| 致谢 | 第58页 |
