| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 绪论 | 第8-14页 |
| ·研究背景及意义 | 第8-9页 |
| ·研究现状 | 第9-11页 |
| ·论文的主要工作及章节安排 | 第11-14页 |
| 第二章 ADC 前端调理电路设计与实现 | 第14-26页 |
| ·引言 | 第14页 |
| ·ADC 前端调理电路主要芯片介绍 | 第14-16页 |
| ·前端放大器介绍 | 第14-15页 |
| ·模数转换器 AD94608 | 第15-16页 |
| ·ADC 前端调理电路原理与硬件实现 | 第16-22页 |
| ·ADC 前端调理电路原理设计 | 第16-19页 |
| ·ADC 前端调理电路 PCB 实现 | 第19-22页 |
| ·ADC 前端调理电路噪声分析 | 第22-23页 |
| ·本章小结 | 第23-26页 |
| 第三章 ADC 采样时钟电路设计与实现 | 第26-42页 |
| ·引言 | 第26页 |
| ·低抖动时钟合成芯片简介 | 第26-29页 |
| ·可编程时钟合成器 CDCE90619 | 第26-28页 |
| ·宽带频率合成器 ADF435021 | 第28-29页 |
| ·时钟分频器 AD951322 | 第29页 |
| ·倍分频电路的设计与实现 | 第29-34页 |
| ·CDCE906 倍分频电路及软件程序设计 | 第30-32页 |
| ·ADF4350 与 AD9513 组合倍分频电路及软件程序设计 | 第32-34页 |
| ·时钟抖动及其对 ADC 有效位数的影响 | 第34-40页 |
| ·时钟抖动理论及其分析 | 第34-38页 |
| ·时钟抖动对 ADC 有效位数的影响 | 第38-40页 |
| ·本章小结 | 第40-42页 |
| 第四章 数字正交采样及 FPGA 实现 | 第42-62页 |
| ·引言 | 第42页 |
| ·正交采样的相关理论 | 第42-49页 |
| ·带通采样定理 | 第42-43页 |
| ·Bessel 插值法 | 第43-45页 |
| ·低通滤波法 | 第45-49页 |
| ·仿真实验分析 | 第49-57页 |
| ·Bessel 插值法 | 第49-52页 |
| ·低通滤波法 | 第52-56页 |
| ·两种方案性能分析 | 第56-57页 |
| ·系统的 FPGA 实现 | 第57-61页 |
| ·低通滤波器的 FPGA 实现 | 第57-58页 |
| ·Bessel 插值法的 FPGA 实现 | 第58-61页 |
| ·本章小结 | 第61-62页 |
| 第五章 基于 USB 接口的数据存储技术研究 | 第62-82页 |
| ·引言 | 第62页 |
| ·计算机外部接口简介 | 第62-63页 |
| ·USB 接口的硬件实现 | 第63-69页 |
| ·USB 芯片选型 | 第63-64页 |
| ·CY7C68013 特点及外部 FIFO 接口 | 第64-67页 |
| ·FPGA 控制实现 | 第67-69页 |
| ·USB 接口的软件设计 | 第69-75页 |
| ·固件程序设计 | 第69-71页 |
| ·驱动程序设计 | 第71-72页 |
| ·主机应用程序设计 | 第72-75页 |
| ·实验结果与分析 | 第75-80页 |
| ·对连续数据的存储 | 第75-76页 |
| ·模拟波门的数据存储 | 第76-80页 |
| ·本章小结 | 第80-82页 |
| 第六章 信号处理系统外场调试 | 第82-96页 |
| ·引言 | 第82页 |
| ·非相干散射雷达组成介绍 | 第82-87页 |
| ·系统总体组成 | 第82-83页 |
| ·信号处理分系统 | 第83-87页 |
| ·外场联试内容与条件 | 第87-89页 |
| ·信号处理前端测试 | 第87页 |
| ·串口通信测试 | 第87-88页 |
| ·接收控制字及参数测试 | 第88页 |
| ·千兆以太网接口测试 | 第88-89页 |
| ·遇到的关键问题及解决方法 | 第89-93页 |
| ·测试结果 | 第93-95页 |
| ·本章小结 | 第95-96页 |
| 第七章 总结与展望 | 第96-98页 |
| 致谢 | 第98-100页 |
| 参考文献 | 第100-103页 |
| 作者攻读硕士学位期间科研工作及研究成果 | 第103-104页 |