X型DSP低功耗SRAM的设计与实现
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-15页 |
| ·数字信号处理器概述 | 第12-13页 |
| ·课题研究背景及意义 | 第13页 |
| ·本文主要工作 | 第13-14页 |
| ·论文的组织结构 | 第14-15页 |
| 第二章 SRAM 概述 | 第15-26页 |
| ·SRAM 总体结构 | 第15-16页 |
| ·SRAM 存储单元 | 第16-19页 |
| ·SRAM 外围电路 | 第19-23页 |
| ·译码器结构 | 第19-20页 |
| ·敏感放大器结构 | 第20-23页 |
| ·SRAM 高速低功耗设计相关理论与技术 | 第23-25页 |
| ·低功耗SRAM 设计 | 第23-24页 |
| ·高速SRAM 设计 | 第24-25页 |
| ·小结 | 第25-26页 |
| 第三章 低功耗SRAM 电路设计 | 第26-46页 |
| ·SRAM 总体结构及工作时序 | 第26-29页 |
| ·SRAM 总体结构 | 第26-28页 |
| ·SRAM 工作时序 | 第28-29页 |
| ·数据通路设计与优化 | 第29-34页 |
| ·预充电及隔离电路 | 第29-30页 |
| ·灵敏放大器 | 第30-32页 |
| ·读写控制电路 | 第32-33页 |
| ·读写控制电路的工作时序 | 第33-34页 |
| ·译码通路设计与优化 | 第34-37页 |
| ·存储器译码电路设计 | 第34-36页 |
| ·译码电路需要的脉冲电路 | 第36-37页 |
| ·控制通路设计与优化 | 第37-40页 |
| ·自定时电路设计 | 第37-38页 |
| ·灵敏放大器的使能复制电路 | 第38-40页 |
| ·低功耗存储器的功耗分析 | 第40-45页 |
| ·搭载适合用HSPICE 模拟的存储阵列平台 | 第40页 |
| ·位线摆幅和功耗之间的关系 | 第40-42页 |
| ·灵敏放大器和功耗之间的关系 | 第42-45页 |
| ·小结 | 第45-46页 |
| 第四章 低功耗SRAM 版图设计与验证 | 第46-59页 |
| ·SRAM 全定制设计流程及工具 | 第46-49页 |
| ·全定制设计流程 | 第46-48页 |
| ·全定制设计工具 | 第48-49页 |
| ·SRAM 版图布局 | 第49-52页 |
| ·整体布局与规划 | 第49-50页 |
| ·存储阵列布局 | 第50-52页 |
| ·SRAM 结构化版图设计 | 第52-55页 |
| ·存储体单元版图设计 | 第52-53页 |
| ·译码电路版图设计 | 第53-54页 |
| ·灵敏放大器版图设计 | 第54-55页 |
| ·SRAM 版图验证与模拟 | 第55-57页 |
| ·SRAM 版图验证 | 第55页 |
| ·SRAM 版图模拟 | 第55-57页 |
| ·小结 | 第57-59页 |
| 第五章 SRAM 的可测性设计 | 第59-70页 |
| ·内建自测试设计 | 第59-64页 |
| ·内建自测试结构 | 第59页 |
| ·SRAM 常见故障分析 | 第59-61页 |
| ·SRAM 内建自测试算法 | 第61-62页 |
| ·SRAM 内建自测试电路设计 | 第62-64页 |
| ·芯片测试 | 第64-68页 |
| ·扫描测试思想 | 第64-65页 |
| ·测试辅助电路 | 第65-67页 |
| ·投片测试方案 | 第67-68页 |
| ·加入测试电路后的功能验证和模拟 | 第68-69页 |
| ·小结 | 第69-70页 |
| 第六章 结束语 | 第70-72页 |
| ·工作总结 | 第70-71页 |
| ·工作展望 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-75页 |
| 攻读硕士期间发表的学术论文 | 第75页 |
