高速数字图像并行处理系统
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 引言 | 第8-14页 |
| ·课题研究的目的和意义 | 第8页 |
| ·研究背景 | 第8页 |
| ·研究目的和意义 | 第8页 |
| ·数字图像处理技术 | 第8-12页 |
| ·数字信号处理器 | 第9-11页 |
| ·DSP的特点 | 第9-10页 |
| ·DSP发展方向 | 第10-11页 |
| ·FPGA技术发展概况 | 第11页 |
| ·国内外并行信号处理机现状 | 第11-12页 |
| ·论文研究的内容 | 第12-14页 |
| 第二章 并行处理机简介 | 第14-26页 |
| ·并行处理互连方式 | 第14-21页 |
| ·静态互连网络的拓扑 | 第14-18页 |
| ·一维阵列结构 | 第15-16页 |
| ·网格结构 | 第16-17页 |
| ·蝶网结构 | 第17页 |
| ·树形网络 | 第17-18页 |
| ·动态互连网络拓扑结构 | 第18-21页 |
| ·共享总线动态互连 | 第18-19页 |
| ·交叉开关互连结构 | 第19-20页 |
| ·多级互连网络结构 | 第20-21页 |
| ·基于静态互连网的并行信号处理机 | 第21-25页 |
| ·基于共享总线和环形拓扑的并行信号处理机 | 第21-23页 |
| ·基于带有链路口的DSP的并行信号处理机 | 第23-25页 |
| ·本章小结 | 第25-26页 |
| 第三章 高速数字图像并行处理系统设计 | 第26-47页 |
| ·高速数字图像并行处理系统功能需求分析 | 第26-28页 |
| ·高速数字图像并行处理系统的并行结构 | 第28-29页 |
| ·高速数字图像并行处理系统的构成模块 | 第29-30页 |
| ·功能模块性能介绍 | 第30-46页 |
| ·图像采集显示模块 | 第30-31页 |
| ·DSP并行处理模块 | 第31-45页 |
| ·芯片选择 | 第31-39页 |
| ·FPGA模块的选择 | 第39-44页 |
| ·4 DSP处理模块的构成和数据结构 | 第44-45页 |
| ·系统管理模块 | 第45-46页 |
| ·数据通信模块 | 第46页 |
| ·本章小结 | 第46-47页 |
| 第四章 高速数字图像并行处理系统研制 | 第47-62页 |
| ·并行系统中关键单元研制 | 第47-50页 |
| ·供电模块研制 | 第47-48页 |
| ·DDR2电路设计 | 第48-50页 |
| ·电平转换设计 | 第50页 |
| ·PCB版图设计 | 第50-53页 |
| ·PCB设计软件 | 第50页 |
| ·PCB布局 | 第50-51页 |
| ·高速PCB设计 | 第51-53页 |
| ·系统调试 | 第53-56页 |
| ·FPGA同DSP数据交换调试 | 第53-54页 |
| ·FPGA外挂DDR2调试 | 第54-55页 |
| ·FPGA DSP加载调试 | 第55-56页 |
| ·FPGA Rocket I/O调试 | 第56页 |
| ·系统性能 | 第56-57页 |
| ·实际工程运用 | 第57-61页 |
| ·多算法融合跟踪 | 第57-59页 |
| ·系统配置 | 第59-61页 |
| ·本章小结 | 第61-62页 |
| 结论 | 第62-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-66页 |
