基于FPGA的数字接收机同步技术的研究与实现
| 中文摘要 | 第1-7页 |
| ABSTRACT | 第7-13页 |
| 1 绪论 | 第13-17页 |
| ·课题研究的目的与意义 | 第13-15页 |
| ·全数字接收机同步技术研究的目的与意义 | 第13-14页 |
| ·基于FPGA研究设计的目的与意义 | 第14-15页 |
| ·论文的主要结构和作者的主要工作 | 第15-17页 |
| ·论文的主要内容和结构 | 第15-16页 |
| ·作者在课题中的主要工作 | 第16-17页 |
| 2 基于 FPGA的符号定时同步技术的研究与实现 | 第17-40页 |
| ·Gardner符号定时同步原理 | 第18-29页 |
| ·Gardner同步环路的处理过程和基本原理 | 第18-21页 |
| ·内插滤波器的基本原理 | 第21-27页 |
| ·内插估值控制原理 | 第27-29页 |
| ·符号定时同步环路关键功能部件及参数的设计 | 第29-33页 |
| ·符号定时同步环路的FPGA实现 | 第33-36页 |
| ·符号定时同步环路的后仿真结果分析 | 第36-39页 |
| ·FPGA资源的占用情况 | 第39-40页 |
| 3 基于FPGA的载波同步技术的研究与实现 | 第40-61页 |
| ·全数字载波同步技术的原理 | 第41-48页 |
| ·Costas载波同步环路的基本原理 | 第41-44页 |
| ·数字环路滤波器的原理 | 第44-46页 |
| ·NCO的工作原理 | 第46-48页 |
| ·全数字Costas环的关键功能部件及参数的设计 | 第48-51页 |
| ·全数字Costas环的FPGA实现 | 第51-56页 |
| ·全数字Costas环的片上验证 | 第56-59页 |
| ·FPGA资源的占用情况 | 第59-61页 |
| 4 70MHz中频硬件测试平台的设计 | 第61-72页 |
| ·测试平台的整体结构和功能 | 第61-62页 |
| ·发送板设计 | 第62-66页 |
| ·数模转换部分 | 第63-64页 |
| ·上变频部分 | 第64-66页 |
| ·接收板的设计 | 第66-71页 |
| ·模数转换部分 | 第67-69页 |
| ·下变频部分 | 第69-71页 |
| ·实验板设计小结 | 第71-72页 |
| 5 硬件测试 | 第72-78页 |
| ·70MHz中频实验板测试 | 第72-76页 |
| ·数模接口部分测试 | 第72-75页 |
| ·中频上下变频测试 | 第75-76页 |
| ·数字Costas环路的模拟回环测试 | 第76-78页 |
| 6 结论 | 第78-79页 |
| 参考文献 | 第79-80页 |
| 附录A 中频实验板原理图 | 第80-84页 |
| 附录B 中频实验板PCB板图 | 第84-85页 |
| 附录C 中频实验板实物图 | 第85-86页 |
| 作者简历 | 第86-88页 |
| 学位论文数据集 | 第88页 |
