H.264大尺寸解码器的实现与优化
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 选题背景 | 第10-14页 |
| ·视频压缩编码标准介绍 | 第10-12页 |
| ·概述 | 第10-11页 |
| ·应用前景 | 第11-12页 |
| ·视频终端及硬件平台介绍 | 第12-13页 |
| ·论文的主要内容 | 第13-14页 |
| 第二章 H.264系统介绍 | 第14-31页 |
| ·H.264系统的分层结构 | 第14-16页 |
| ·视频编码层VCL | 第15页 |
| ·网络提取层NAL | 第15-16页 |
| ·H.264编解码原理 | 第16-18页 |
| ·编码原理 | 第16-17页 |
| ·解码原理 | 第17-18页 |
| ·H.264关键技术 | 第18-26页 |
| ·帧内预测 | 第18-19页 |
| ·帧间预测 | 第19-21页 |
| ·变换和量化 | 第21-22页 |
| ·熵编码 | 第22-24页 |
| ·去块效应滤波 | 第24-26页 |
| ·H.264 FRExt技术与应用 | 第26-31页 |
| ·新增的4个类 | 第27-28页 |
| ·技术特点 | 第28-29页 |
| ·性能与应用 | 第29-31页 |
| 第三章 基于PC的解码器系统设计 | 第31-49页 |
| ·基础模型的选择 | 第31-32页 |
| ·解码器实际架构 | 第32-33页 |
| ·解码器结构优化 | 第33-37页 |
| ·取码模块的优化 | 第33页 |
| ·解码模块的优化 | 第33-34页 |
| ·CAVLC模块的优化 | 第34-36页 |
| ·去块效应滤波器的优化 | 第36-37页 |
| ·优化后的解码器软件流程 | 第37-44页 |
| ·图像级解码流程 | 第38-39页 |
| ·片级(slice)解码流程 | 第39-41页 |
| ·宏块级(MB)解码流程 | 第41-44页 |
| ·解码流程小结 | 第44页 |
| ·解码器的代码优化 | 第44-46页 |
| ·优化后的解码器代码分析 | 第46-48页 |
| ·基于PC的解码器整体性能分析 | 第48-49页 |
| 第四章 基于DSP的解码器系统设计 | 第49-70页 |
| ·系统硬件设计 | 第49-54页 |
| ·系统框架结构 | 第49-50页 |
| ·DM642开发板配置及接口 | 第50-52页 |
| ·TMS320 DM642的结构及性能 | 第52-54页 |
| ·CCS环境下的解码器设计 | 第54-62页 |
| ·TI集成开发环境CCS介绍 | 第54-55页 |
| ·解码器系统实现流程 | 第55页 |
| ·解码器代码的移植 | 第55-58页 |
| ·网络模块与输出模块的实现 | 第58-60页 |
| ·解码器系统多任务的实现 | 第60-62页 |
| ·基于DSP的解码器优化 | 第62-66页 |
| ·消除冗余代码 | 第62-64页 |
| ·关键字的使用 | 第64页 |
| ·CCS优化选项 | 第64-66页 |
| ·系统运行结果说明 | 第66-68页 |
| ·运行准备及过程 | 第66页 |
| ·运行显示结果 | 第66-68页 |
| ·基于DSP的解码器性能分析 | 第68-70页 |
| 第五章 总结 | 第70-71页 |
| 参考文献 | 第71-72页 |
| 致谢 | 第72页 |
