基于Memory Compiler实现0.25微米高性能SRAM之设计方法
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-12页 |
| 1 引言 | 第12-17页 |
| ·MEMORY COMPILER 设计面临的挑战 | 第12-13页 |
| ·MEMORY COMPILER 设计流程介绍 | 第13-17页 |
| 2 MEMORY COMPLIER 设计方法 | 第17-19页 |
| ·设计目的 | 第17页 |
| ·设计方法 | 第17-19页 |
| 3 SRAM COMPLIER 电路结构与设计 | 第19-43页 |
| ·SRAM COMPLIER 传统电路结构 | 第19-22页 |
| ·SRAM COMPILER 新电路的设计方法 | 第22-43页 |
| 4 版图设计优化与SRAM 单元模块版图整合 | 第43-49页 |
| ·BIT CELL 版图 | 第43页 |
| ·版图面积优化 | 第43-48页 |
| ·SRAM 单元模块版图整合 | 第48-49页 |
| 5 电路的仿真分析 | 第49-58页 |
| ·CRITICAL PATH 的电路 | 第50-52页 |
| ·仿真环境的介绍 | 第52-54页 |
| ·WAVE FORM 展示与分析 | 第54-56页 |
| ·后仿真数据 | 第56-58页 |
| 6 结论 | 第58-59页 |
| 参考文献 | 第59-61页 |
| 致谢 | 第61-62页 |
| 攻读学位期间发表的学术论文 | 第62页 |
