| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 引言 | 第10-15页 |
| ·研究背景及意义 | 第10-11页 |
| ·国内外研究现状 | 第11-14页 |
| ·国内研究现状 | 第11-12页 |
| ·国外研究现状 | 第12-14页 |
| ·主要工作与论文结构 | 第14-15页 |
| 第二章 ADC 系统概述 | 第15-24页 |
| ·ADC 简介 | 第15-16页 |
| ·ADC 性能参数 | 第16-19页 |
| ·ADC 的静态参数 | 第16-18页 |
| ·ADC 的动态参数 | 第18-19页 |
| ·几种典型的ADC | 第19-24页 |
| ·全并行 ADC | 第19-20页 |
| ·两步式 ADC | 第20-21页 |
| ·逐次逼近型 ADC | 第21-22页 |
| ·流水线型 ADC | 第22-23页 |
| ·过采样 ADC | 第23-24页 |
| 第三章 MDAC 单元模块研究 | 第24-47页 |
| ·流水线ADC 结构 | 第24-30页 |
| ·每级1.5-bit 结构 MDAC 原理 | 第25页 |
| ·1.5-bit MDAC 典型结构 | 第25-27页 |
| ·冗余位校正 | 第27-30页 |
| ·MDAC 误差分析 | 第30-40页 |
| ·热噪声(Thermal Noise) | 第30-31页 |
| ·MOS 开关引入的误差 | 第31-34页 |
| ·电容失配(Capacitor Mismatch) | 第34-36页 |
| ·运放有限增益(Finite DC gain of Opamp) | 第36-38页 |
| ·运放有限带宽(Finite Bandwidth of Opamp) | 第38-40页 |
| ·MDAC 结构 | 第40-42页 |
| ·时钟流程图 | 第40页 |
| ·首级2.5-bit MDAC 结构 | 第40-41页 |
| ·剩余级1.5-bit MDAC 结构 | 第41-42页 |
| ·运放主要参数的确定 | 第42-47页 |
| ·运放的直流增益 | 第42页 |
| ·运放的单位增益带宽 | 第42-47页 |
| 第四章 MDAC 整体与单元电路的设计与仿真 | 第47-57页 |
| ·MOS 开关 | 第47-48页 |
| ·单管 MOS 开关 | 第47页 |
| ·CMOS 开关 | 第47-48页 |
| ·运算放大器结构 | 第48-53页 |
| ·运放结构 | 第49-50页 |
| ·连续时间共模反馈 | 第50-52页 |
| ·开关电容共模反馈 | 第52-53页 |
| ·运放仿真结果 | 第53-55页 |
| ·MDAC 整体电路的仿真情况 | 第55-57页 |
| 第五章 版图及后仿 | 第57-59页 |
| ·版图设计 | 第57-58页 |
| ·MDAC 的后仿真结果 | 第58-59页 |
| 第六章 结论 | 第59-60页 |
| 致谢 | 第60-61页 |
| 参考文献 | 第61-64页 |
| 攻硕期间取得的研究成果 | 第64-65页 |
