TD-SCDMA的Ir协议程序设计
| 摘要 | 第1-5页 |
| Abstract | 第5-14页 |
| 第一章 绪论 | 第14-20页 |
| ·课题背景 | 第14-15页 |
| ·TD-SCMDA 的分布式基站 | 第15-16页 |
| ·TD-SCDMA 的Ir 协议概述 | 第16-19页 |
| ·帧结构 | 第17-18页 |
| ·Ir 协议传输帧时序结构 | 第18-19页 |
| ·内容及结构安排 | 第19-20页 |
| 第二章 关键技术及需求解析 | 第20-34页 |
| ·关键技术解析背景 | 第20-25页 |
| ·多级光纤延时测量 | 第20-22页 |
| ·九个载波IQ 数据处理 | 第22页 |
| ·IQ 与O&M 分支路处理 | 第22-23页 |
| ·RRU 与Ir 处理板同步处理 | 第23页 |
| ·支持RRU 级联与组网 | 第23-24页 |
| ·线速率切换 | 第24页 |
| ·IQ 数据BER 统计 | 第24-25页 |
| ·硬件接口需求 | 第25-26页 |
| ·光纤接口 | 第25页 |
| ·以太网接口 | 第25-26页 |
| ·IQ 数据接口 | 第26页 |
| ·SRAM 接口 | 第26页 |
| ·Trigger 输出接口 | 第26页 |
| ·调试串口 | 第26页 |
| ·软件需求解析 | 第26-32页 |
| ·IQ 数据处理 | 第26-27页 |
| ·O&M 消息 | 第27-32页 |
| ·光纤处理 | 第32页 |
| ·通道合并与复制 | 第32页 |
| ·FPGA 告警上报 | 第32页 |
| ·小结 | 第32-34页 |
| 第三章 协议栈总体设计 | 第34-43页 |
| ·硬件平台描述 | 第34-36页 |
| ·软件功能分析 | 第36-39页 |
| ·PC 显控子系统 | 第36-37页 |
| ·MPC 服务子系统 | 第37-38页 |
| ·FPGA 协议处理子系统 | 第38-39页 |
| ·各子系统接口设计 | 第39-42页 |
| ·PC 与MPC 子系统接口 | 第39-41页 |
| ·MPC 与FPGA 子系统接口 | 第41-42页 |
| ·小结 | 第42-43页 |
| 第四章 子系统详细设计 | 第43-70页 |
| ·PC 显控子系统详细设计 | 第43-45页 |
| ·内部环境 | 第43页 |
| ·线程设计 | 第43页 |
| ·软件启动流程 | 第43-44页 |
| ·O&M 消息处理流程 | 第44-45页 |
| ·IQ 数据处理流程 | 第45页 |
| ·MPC 服务子系统详细设计 | 第45-47页 |
| ·内部环境 | 第45页 |
| ·线程设计 | 第45-46页 |
| ·软件启动流程 | 第46页 |
| ·消息处理流程 | 第46-47页 |
| ·FPGA 子系统详细设计 | 第47-69页 |
| ·内部环境 | 第47页 |
| ·FPGA 顶层设计 | 第47-49页 |
| ·IQ 数据模块 | 第49-55页 |
| ·O&M 模块 | 第55-61页 |
| ·组帧解帧模块 | 第61-67页 |
| ·光纤处理模块 | 第67-69页 |
| ·小结 | 第69-70页 |
| 第五章 系统集成与测试 | 第70-78页 |
| ·集成测试环境 | 第70页 |
| ·测试流程 | 第70-71页 |
| ·测试及结果分析 | 第71-77页 |
| ·光纤同步测试 | 第71-72页 |
| ·O&M 测试 | 第72-73页 |
| ·下行IQ 数据测试 | 第73-75页 |
| ·上行IQ 数据测试 | 第75-76页 |
| ·组网测试 | 第76-77页 |
| ·小结 | 第77-78页 |
| 第六章 结束语 | 第78-80页 |
| ·本文主要贡献 | 第78页 |
| ·下一步工作方向 | 第78-80页 |
| 致谢 | 第80-82页 |
| 参考文献 | 第82-84页 |
| 个人简历 | 第84-85页 |
| 攻读硕士学位期间的研究成果 | 第85-86页 |
| 附件 | 第86-94页 |
| RRU 实物 | 第86-87页 |
| Ir 处理板实物 | 第87页 |
| 某公司的验收测试报告 | 第87-94页 |
