匹配滤波器和正交可变扩频因子的研究及实现
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 1 绪论 | 第8-10页 |
| ·研究背景和意义 | 第8页 |
| ·发展及研究概况 | 第8-9页 |
| ·本文主要工作及内容安排 | 第9-10页 |
| 2 匹配滤波器的研究 | 第10-23页 |
| ·匹配滤波器原理 | 第10-13页 |
| ·FIR匹配滤波器 | 第13-16页 |
| ·转置FIR匹配滤波器 | 第16-18页 |
| ·并行匹配滤波器 | 第18-23页 |
| ·并行匹配滤波器的结构 | 第18-19页 |
| ·并行匹配滤波器中使用SRL16的优点 | 第19-21页 |
| ·滤波器的折叠 | 第21-23页 |
| 3 匹配滤波器的FPGA实现 | 第23-43页 |
| ·Xilinx FPGA | 第23-27页 |
| ·Virtex-5系列 | 第23-24页 |
| ·Virtex-4系列 | 第24-27页 |
| ·SRL16E和RAM16X1D | 第27-31页 |
| ·SRL16E | 第27-29页 |
| ·RAM16X1D | 第29-31页 |
| ·匹配滤波器的HDL实现 | 第31-37页 |
| ·FIR滤波器的HDL实现 | 第31-33页 |
| ·并行匹配滤波器的HDL实现 | 第33-37页 |
| ·匹配滤波器的仿真 | 第37-43页 |
| 4 正交可变扩频因子的研究 | 第43-57页 |
| ·正交可变扩频因子概述 | 第43-47页 |
| ·OVSF码产生的方法 | 第43-45页 |
| ·OVSF码的正交性 | 第45-46页 |
| ·OVSF码的异前置性 | 第46-47页 |
| ·OVSF码分配 | 第47-55页 |
| ·单码分配 | 第47-51页 |
| ·多码分配 | 第51-55页 |
| ·分配算法评价指标 | 第55-57页 |
| 5 正交可变扩频因子的FPGA实现 | 第57-66页 |
| ·ALTERA FPGA | 第57-59页 |
| ·正交可变扩频因子的HDL实现 | 第59-61页 |
| ·正交可变扩频因子的仿真 | 第61-63页 |
| ·FPGA的配置 | 第63-66页 |
| 结论 | 第66-67页 |
| 参考文献 | 第67-68页 |
| 附录A CPLD和FLASH配置FPGA程序 | 第68-73页 |
| 攻读硕士学位期间发表学术论文情况 | 第73-74页 |
| 致谢 | 第74-75页 |
| 大连理工大学学位论文版权使用授权书 | 第75页 |
