| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·课题研究的目的和意义 | 第7页 |
| ·高速数字电路设计面临的主要问题 | 第7-8页 |
| ·本论文主要的研究和设计工作 | 第8页 |
| ·论文的安排 | 第8-11页 |
| 第二章 高速数字系统概述 | 第11-19页 |
| ·高速数字电路的定义 | 第11页 |
| ·时间和频率 | 第11-12页 |
| ·时间和距离 | 第12-13页 |
| ·四种类型的电抗 | 第13-14页 |
| ·高速数字信号的模拟特性 | 第14-16页 |
| ·高速数字电路的信号完整性定义 | 第16页 |
| ·特性阻抗 | 第16-19页 |
| 第三章 高速数字信号传输及其反射 | 第19-35页 |
| ·传输线理论概述 | 第19-21页 |
| ·传输线的物理模型和电报方程 | 第21-24页 |
| ·有限长无损耗传输线方程解的物理意义 | 第24-29页 |
| ·信号在传输线上多次反射过程 | 第29-33页 |
| ·消除和减小反射的措施 | 第33-35页 |
| 第四章 高速数字电路的硬件设计方法 | 第35-57页 |
| ·主要指标分析 | 第35页 |
| ·总线和链路口的设计 | 第35-36页 |
| ·端接电阻的设计 | 第36-42页 |
| ·常用的端接策略 | 第36-41页 |
| ·端接策略的选择 | 第41页 |
| ·本课题中的端接设计 | 第41-42页 |
| ·系统时钟分配方案 | 第42-46页 |
| ·定时裕量 | 第42-43页 |
| ·时钟偏移 | 第43页 |
| ·时钟延时调整 | 第43-45页 |
| ·时钟分配网络 | 第45-46页 |
| ·差分信号设计 | 第46-51页 |
| ·电源设计 | 第51-57页 |
| ·高速系统电源设计概述 | 第51-53页 |
| ·本课题中电源设计 | 第53-57页 |
| 第五章 高速 PCB(PRINTED CIRCUIT BOARD)设计 | 第57-65页 |
| ·高速 PCB(Printed Circuit Board)设计概述 | 第57-58页 |
| ·分层结构设计 | 第58-59页 |
| ·高速信号线设计 | 第59页 |
| ·过孔设计 | 第59-60页 |
| ·时钟线设计 | 第60-61页 |
| ·串扰 | 第61-64页 |
| ·串扰的定义和特性 | 第61-62页 |
| ·常见的串扰问题 | 第62-63页 |
| ·减小串扰的方法 | 第63-64页 |
| ·本课题 PCB(Printed Circuit Board)上主要技术指标 | 第64-65页 |
| 第六章 测试结果及分析 | 第65-69页 |
| ·测试方法和测试仪器 | 第65-66页 |
| ·测试结果及分析 | 第66-69页 |
| 第七章 结束语 | 第69-71页 |
| 致谢 | 第71-73页 |
| 参考文献 | 第73-75页 |
| 研究成果 | 第75页 |
