32位RISC微处理器设计研究
| 摘 要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 1 绪论 | 第10-18页 |
| ·RISC微处理器 | 第10-14页 |
| ·RISC技术发展趋势 | 第14-16页 |
| ·RISC与SoC | 第16页 |
| ·本文的结构 | 第16-18页 |
| 2 RISC CPU设计 | 第18-59页 |
| ·指令集结构设计 | 第18-19页 |
| ·RISC CPU系统结构 | 第19-21页 |
| ·五段流水线设计 | 第21-25页 |
| ·指令地址产生单元 | 第25-28页 |
| ·取指令单元 | 第28-30页 |
| ·控制单元 | 第30-36页 |
| ·寄存器堆 | 第36-37页 |
| ·取操作数多路选择器 | 第37-41页 |
| ·执行单元 | 第41-49页 |
| ·回写多路选择器 | 第49-50页 |
| ·流水线暂停逻辑单元 | 第50-53页 |
| ·异常控制器 | 第53-57页 |
| ·配置寄存器 | 第57-58页 |
| ·本章小结 | 第58-59页 |
| 3 层次化存储器系统设计 | 第59-87页 |
| ·层次化存储器系统 | 第59-60页 |
| ·指令存储器管理单元 | 第60-65页 |
| ·指令高速缓存 | 第65-75页 |
| ·数据存储子系统与指令存储子系统的不同之处 | 第75-85页 |
| ·本章小结 | 第85-87页 |
| 4 其它功能单元设计 | 第87-108页 |
| ·定时器 | 第87-89页 |
| ·可编程中断控制器 | 第89-90页 |
| ·调试单元 | 第90-96页 |
| ·功耗管理单元 | 第96-97页 |
| ·总线接口单元 | 第97-107页 |
| ·本章小结 | 第107-108页 |
| 5 RISC微处理器的功能验证 | 第108-119页 |
| ·系统仿真 | 第108-115页 |
| ·FPGA硬件验证 | 第115-118页 |
| ·本章小结 | 第118-119页 |
| 6 总结与展望 | 第119-123页 |
| 致 谢 | 第123-124页 |
| 参考文献 | 第124-132页 |
| 附录1 作者在攻读博士学位期间发表的论文 | 第132-133页 |
| 附录2 作者在攻读博士学位期间提交的论文 | 第133页 |
