综合性数字通信实验系统的研制
| 1 绪论 | 第1-12页 |
| ·FPGA技术及其开发环境 | 第7-10页 |
| ·FPGA技术简介 | 第7-8页 |
| ·MAX+plus Ⅱ集成开发环境 | 第8-9页 |
| ·VHDL硬件描述语言 | 第9-10页 |
| ·本文主要研究内容 | 第10-12页 |
| 2 通信实验系统硬件设计 | 第12-20页 |
| ·数字通信系统模型 | 第12-13页 |
| ·硬件设计 | 第13-20页 |
| ·硬件系统框图 | 第13-14页 |
| ·硬件组成说明 | 第14-20页 |
| 3 数字单元实验设计 | 第20-35页 |
| ·通信单元实验设计 | 第20-34页 |
| ·本章小结 | 第34-35页 |
| 4 数字通信系统实验设计 | 第35-46页 |
| ·2ASK数字通信实验系统设计 | 第35-37页 |
| ·二进制振幅键控调制解调原理 | 第35-36页 |
| ·ASK实验系统设计实现 | 第36-37页 |
| ·2FSK数字通信实验系统设计 | 第37-39页 |
| ·二进制频移键控调制解调原理 | 第37-38页 |
| ·FSK实验系统设计实现 | 第38-39页 |
| ·DPSK通信实验系统设计 | 第39-42页 |
| ·DPSK基本原理 | 第39-40页 |
| ·DPSK实验系统设计实现 | 第40-42页 |
| ·时分复用实验系统设计 | 第42-45页 |
| ·基本原理 | 第42-43页 |
| ·时分复用系统实现 | 第43-45页 |
| ·本章小结 | 第45-46页 |
| 5 其他数字通信模块设计 | 第46-60页 |
| ·数字滤波器设计 | 第46-47页 |
| ·常系数FIR设计原理 | 第46-47页 |
| ·常系数FIR设计实现 | 第47页 |
| ·DDS频率合成器设计 | 第47-49页 |
| ·DDS结构及设计原理 | 第47-48页 |
| ·DDS频率合成器设计实现 | 第48-49页 |
| ·GOLD码产生器设计 | 第49-51页 |
| ·GOLD码生成器设计原理 | 第49-50页 |
| ·GOLD码生成器设计实现 | 第50-51页 |
| ·数字加密／解密设计 | 第51-53页 |
| ·数字加密／解密设计原理 | 第51-52页 |
| ·数字加密／解密设计实现 | 第52-53页 |
| ·线性分组码编／译码器设计 | 第53-56页 |
| ·线性分组码基本概念 | 第54页 |
| ·设计与实现 | 第54-56页 |
| ·数字相关器设计 | 第56-57页 |
| ·数字相关器原理 | 第56页 |
| ·设计和实现 | 第56-57页 |
| ·匹配滤波器设计 | 第57-59页 |
| ·匹配滤波器设计原理 | 第57-58页 |
| ·匹配滤波器设计实现 | 第58-59页 |
| ·本章小结 | 第59-60页 |
| 6 总结与展望 | 第60-62页 |
| 附录 部分程序源代码及硬件电路原理图 | 第62-72页 |
| 参考文献 | 第72-74页 |
| 致谢 | 第74-76页 |
