| 中文摘要 | 第1-4页 |
| 英文摘要 | 第4-6页 |
| 前言 | 第6-13页 |
| 第一篇 基于相位信息的图像特征检测的研究 | 第13-74页 |
| 第一章 图像特征检测方法综述 | 第13-29页 |
| 1．1 引言 | 第13-16页 |
| 1．2 图像特征检测的常规方法及其存在的问题 | 第16-19页 |
| 1．3 利用相位信息进行特征检测 | 第19-28页 |
| 1．3．1 相位一致性（PC | 第20-21页 |
| 1．3．2 局部能量 | 第21-23页 |
| 1．3．3 噪声问题 | 第23页 |
| 1．3．4 通过卷积计算局部能量 | 第23-25页 |
| 1．3．5 用于相位一致性和局部能量分析的正交滤波器对 | 第25-26页 |
| 1．3．6 用小波计算相位一致性和局部能量 | 第26页 |
| 1．3．7 相位一致性和局部能量的研究历史 | 第26-28页 |
| 1．4 本章小结 | 第28-29页 |
| 第二章 相位一致性理论与局部能量模型分析 | 第29-38页 |
| 2．1 引言 | 第29-30页 |
| 2．2 局部能量模型 | 第30-33页 |
| 2．3 通过相位偏差得到相位一致性 | 第33-35页 |
| 2．4 用局部能量逼近相位一致性 | 第35-37页 |
| 2．5 本章小结 | 第37-38页 |
| 第三章 对称相位一致性和对称局部能量 | 第38-64页 |
| 3．1 基于小波的相位一致性计算 | 第38-50页 |
| 3．1．1 log Gabor小波 | 第40-43页 |
| 3．1．2 噪声补偿 | 第43-46页 |
| 3．1．3 扩展到二维 | 第46-49页 |
| 3．1．4 相位一致性的另一种定义方法 | 第49-50页 |
| 3．2 相位一致性的局限性 | 第50-51页 |
| 3．3 对称相位一致性（SPC）和对称局部能量（SLE | 第51-55页 |
| 3．3．1四 个对称相位 | 第52-53页 |
| 3．3．2 对称相位一致性概念 | 第53-55页 |
| 3．4 SPC与PC的比较 | 第55-63页 |
| 3．5 本章小结 | 第63-64页 |
| 第四章 基于相位信息的对称性检测 | 第64-74页 |
| 4．1 引言 | 第64-66页 |
| 4．2 利用相位信息进行对称性检测的可行性 | 第66页 |
| 4．3 基于相位信息的对称性检测 | 第66-68页 |
| 4．3．1 基于相位信息的对称性检测算子（PSD | 第67-68页 |
| 4．4 基于相位信息的对称性检测的合理性 | 第68-69页 |
| 4．5 PSD性能分析 | 第69-72页 |
| 4．6 PSD与KSD的比较 | 第72-73页 |
| 4．7 本章小结 | 第73-74页 |
| 第二篇 基于TMS320C6701的图像匹配处理机的设计与实现的研究 | 第74-128页 |
| 第五章 DSP综述 | 第74-79页 |
| 5．1 DSP特点 | 第74-75页 |
| 5．2 DSP发展现状 | 第75-76页 |
| 5．3 TI公司的TMS320系列DSP | 第76-78页 |
| 5．3．1 TI公司推出的新型DSP | 第77-78页 |
| 5．4 DSP在实时数字信号处理中的应用 | 第78-79页 |
| 第六章 TMS320C6701DSP介绍 | 第79-92页 |
| 6．1 TMS320C6701器件特征 | 第79-80页 |
| 6．2 C6701体系结构 | 第80-91页 |
| 6．2．1 总体结构 | 第80页 |
| 6．2．2 CPU结构 | 第80-83页 |
| 6．2．3 存储器映像 | 第83-85页 |
| 6．2．4 外部存储器接口 | 第85-87页 |
| 6．2．5 直接存储器访问 | 第87-88页 |
| 6．2．6 主机接口 | 第88页 |
| 6．2．7 芯片模式设置 | 第88-90页 |
| 6．2．8 多通道缓冲串口 | 第90页 |
| 6．2．9 计时器 | 第90页 |
| 6．2．10 中断选择器 | 第90-91页 |
| 6．2．11 功率下降逻辑 | 第91页 |
| 6．3 C6701硬件开发系统 | 第91页 |
| 6．4 C6701软件开发系统 | 第91页 |
| 6．5 本章小结 | 第91-92页 |
| 第七章 图像匹配处理机的硬件设计和实现 | 第92-111页 |
| 7．1 引言 | 第92页 |
| 7．2 图像匹配处理机的组成与功能 | 第92-93页 |
| 7．3 图像匹配处理机各个模块的具体设计与实现 | 第93-100页 |
| 7．3．1 采用双端口RAM实现与上级控制装置通信 | 第93-95页 |
| 7．3．2 采用FIFO作为实时图像数据采集缓冲器 | 第95页 |
| 7．3．3 采用8位EPROM固化程序和实现自举 | 第95-96页 |
| 7．3．4 命令锁存器 | 第96-97页 |
| 7．3．5 采用FLASHROM存储预装数据和预置数据 | 第97-98页 |
| 7．3．6 SDRAM | 第98-99页 |
| 7．3．7 总线驱动与隔离 | 第99页 |
| 7．3．8 时钟与电源管理、复位及JTAG接口 | 第99-100页 |
| 7．3．9 备用资源 | 第100页 |
| 7．4 系统时序确定 | 第100-109页 |
| 7．4．1 C6701非同步读写时序 | 第101-102页 |
| 7．4．2 CE0和CE2空间时序确定 | 第102-103页 |
| 7．4．3 CE1空间时序确定 | 第103-106页 |
| 7．4．4 CE3空间时序确定 | 第106-109页 |
| 7．5 硬件系统研制中的几个问题 | 第109-110页 |
| 7．6 本章小结 | 第110-111页 |
| 第八章 图像匹配处理机的软件部分、核心算法及工作过程 | 第111-126页 |
| 8．1 引言 | 第111页 |
| 8．2 软件实现 | 第111-112页 |
| 8．3 基于FIFO的实时图像数据采集 | 第112-115页 |
| 8．3．1 FIFO半满中断子程序的实现 | 第113-115页 |
| 8．4 基于FFT的相关处理算法的实现 | 第115-120页 |
| 8．4．1 基于FFT的相关处理算法的方案设计 | 第115-117页 |
| 8．4．2 基于FFT的相关处理算法的具体实现 | 第117-120页 |
| 8．5 图像匹配处理机的研制、调试与工作过程 | 第120-125页 |
| 8．6 本章小结 | 第125-126页 |
| 第九章 总结与展望 | 第126-128页 |
| 参考文献 | 第128-137页 |
| 发表论文和参加科研情况说明 | 第137-138页 |
| 致谢 | 第138页 |
