基于高密度可编程逻辑器件的无限冲激响应滤波器的研究
| 中文摘要 I | 第1-5页 |
| 英文摘要 II | 第5-8页 |
| 1 绪论 | 第8-13页 |
| 1．1 课题研究的意义 | 第8-9页 |
| 1．2 国内外研究现状 | 第9-10页 |
| 1．3 课题研究的主要内容 | 第10-13页 |
| 2 高密度可编程逻辑器件的发展概况及特点 | 第13-17页 |
| 2．1 高密度可编程逻辑器件的发展概况 | 第13页 |
| 2．2 高密度可编程逻辑器件的特点 | 第13-15页 |
| 2．3 硬件设计技术 | 第15-17页 |
| 3 IIR滤波器的设计方法及硬件实现方案 | 第17-24页 |
| 3．1 IIR滤波器设计方法 | 第17页 |
| 3．2 IIR滤波器硬件实现方案设计 | 第17-24页 |
| 3．2．1 滤波器硬件实现的相关问题 | 第17-18页 |
| 3．2．2 滤波器算法实现方式 | 第18-21页 |
| 3．2．3 硬件结构 | 第21-23页 |
| 3．2．4 高价滤波器的实现方式 | 第23-24页 |
| 4 IIR滤波器的硬件设计 | 第24-42页 |
| 4．1 IIR滤波器功能模块的划分 | 第24-25页 |
| 4．1．1 串行结构滤波器的模块划分 | 第24-25页 |
| 4．1．2 并行结构滤波器的模块划分 | 第25页 |
| 4．2 IIR滤波器各功能模块的具体实现 | 第25-42页 |
| 4．2．1 移位寄存器模块 | 第25-28页 |
| 4．2．2 并串转换模块 | 第28-30页 |
| 4．2．3 查找表模块 | 第30-33页 |
| 4．2．4 移位累加模块 | 第33-36页 |
| 4．2．5 加法器模块 | 第36-38页 |
| 4．2．6 控制模块 | 第38-40页 |
| 4．2．7 顶层设计 | 第40-42页 |
| 5 IIR滤波器实验电路的制作 | 第42-46页 |
| 5．1 测试系统的组成 | 第42页 |
| 5．2 实验电路 | 第42-46页 |
| 5．2．1 A/D转换电路 | 第43页 |
| 5．2．2 D/A转换电路 | 第43-44页 |
| 5．2．3 IIR数字滤波电路 | 第44-46页 |
| 6 IIR滤波器设计实例 | 第46-62页 |
| 6．1 陷波滤波器设计实例 | 第46-56页 |
| 6．1．1 理论设计 | 第46-49页 |
| 6．1．2 系数的量化 | 第49-51页 |
| 6．1．3 查找表的构造 | 第51页 |
| 6．1．4 器件配置 | 第51-52页 |
| 6．1．5 滤波效果测试 | 第52-56页 |
| 6．2 低通滤波器设计实例 | 第56-62页 |
| 6．2．1 理论设计 | 第56-57页 |
| 6．2．2 系数的量化 | 第57-58页 |
| 6．2．3 查找表的构造 | 第58-59页 |
| 6．2．4 滤波效果测试 | 第59-62页 |
| 7 结论 | 第62-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-66页 |
