| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 引言 | 第5-7页 |
| 第一章 绪论 | 第7-12页 |
| 第一节 目前ASIC设计面临的挑战 | 第7-8页 |
| 第二节 FPGA的设计优势 | 第8-10页 |
| 第三节 论文的研究方向和意义 | 第10-12页 |
| 第二章 FPGA设计特性与建模特点 | 第12-23页 |
| 第一节 FPGA与ASIC设计的区别 | 第12-14页 |
| 第二节 FPGA的LUT与逻辑电路 | 第14-18页 |
| 第三节 FPGA单元模型建立的可行性与建模方法概述 | 第18-19页 |
| 第四节 从电路图到SPICE网表 | 第19-22页 |
| 第五节 小结 | 第22-23页 |
| 第三章 FPGA单元模型的时序参数提取与优化 | 第23-45页 |
| 第一节 ASIC设计中的时序参数 | 第23-31页 |
| 第二节 时序参数抽取的基础流程 | 第31-34页 |
| 第三节 时序参数的SPICE测量及优化 | 第34-40页 |
| 第四节 时序参数测量的范例 | 第40-42页 |
| 第五节 FPGA单元的时序建模范例 | 第42-44页 |
| 第六节 小结 | 第44-45页 |
| 第四章 FPGA单元模型的功耗参数提取 | 第45-54页 |
| 第一节 ASIC设计中的功耗参数 | 第45-46页 |
| 第二节 功耗参数建模的基本方法 | 第46-48页 |
| 第三节 低功耗的设想 | 第48-50页 |
| 第四节 高级低功耗模型 | 第50-52页 |
| 第五节 功耗参数提取的范例 | 第52-53页 |
| 第六节 小结 | 第53-54页 |
| 第五章 总结 | 第54-56页 |
| 第一节 对提取参数的验证与误差纠正的设想 | 第54-55页 |
| 第二节 项目的经验与下一步的设想 | 第55-56页 |
| 参考文献 | 第56-57页 |
| 附录 | 第57-65页 |
| 致谢 | 第65-66页 |