| 摘要 | 第4-5页 |
| abstract | 第5页 |
| 第一章 绪论 | 第8-14页 |
| 1.1 研究背景及意义 | 第8页 |
| 1.2 识别解调系统的国内外研究现状及发展趋势 | 第8-11页 |
| 1.2.1 数字自动识别的发展现状 | 第8-10页 |
| 1.2.2 数字解调技术的发展趋势 | 第10-11页 |
| 1.3 本文主要研究内容及结构安排 | 第11-14页 |
| 1.3.1 主要研究内容 | 第11页 |
| 1.3.2 全文结构安排 | 第11-14页 |
| 第二章 DPSK/QPSK全数字解调系统简介 | 第14-22页 |
| 2.1 DPSK/QPSK全数字解调基本原理 | 第14页 |
| 2.2 DPSK/QPSK信号调制制式识别技术 | 第14-19页 |
| 2.2.1 DPSK/QPSK信号差分处理 | 第14-15页 |
| 2.2.2 DPSK/QPSK信号差分处理多重相位差分 | 第15-16页 |
| 2.2.3 差分相位编码处理 | 第16-18页 |
| 2.2.4 差分相位编码统计识别 | 第18-19页 |
| 2.3 DPSK/QPSK信号调制解调技术 | 第19-21页 |
| 2.3.1 DPSK/QPSK信号调制的基本原理 | 第19-20页 |
| 2.3.2 DPSK/QPSK信号解调的基本原理 | 第20-21页 |
| 2.4 本章小结 | 第21-22页 |
| 第三章 DPSK/QPSK信号调制模式识别技术研究与仿真 | 第22-30页 |
| 3.1 DPSK/QPSK信号调制模式识别算法分析 | 第22-27页 |
| 3.1.1 DPSK/QPSK信号调制模式识别算法流程 | 第22-24页 |
| 3.1.2 信号调制模式识别门限值的设计 | 第24-27页 |
| 3.1.3 信号调制模式识别差分相位识别抗频偏分析 | 第27页 |
| 3.2 DPSK/QPSK信号调制模式识别算法仿真 | 第27-29页 |
| 3.3 本章小结 | 第29-30页 |
| 第四章 DPSK/QPSK解调系统中同步技术研究与仿真 | 第30-46页 |
| 4.1 解调系统载波同步技术 | 第30-44页 |
| 4.1.1 锁相技术原理 | 第30-34页 |
| 4.1.2 锁相技术性能分析 | 第34-37页 |
| 4.1.3 数字环路滤波器设计 | 第37-39页 |
| 4.1.4 判决反馈环工作原理 | 第39-41页 |
| 4.1.5 载波同步的理论分析与仿真验证 | 第41-44页 |
| 4.2 解调系统位同步技术 | 第44-45页 |
| 4.2.1 位同步的概念 | 第44页 |
| 4.2.2 数字锁相位同步环原理 | 第44-45页 |
| 4.3 本章小结 | 第45-46页 |
| 第五章 基于FPGA的DPSK/QPSK全数字解调系统设计与仿真 | 第46-60页 |
| 5.1 DPSK/QPSK信号调制模式识别的FPGA的设计 | 第46-50页 |
| 5.2 DPSK/QPSK解调系统的FPGA设计与仿真 | 第50-56页 |
| 5.2.1 解调系统匹配滤波器设计 | 第50-52页 |
| 5.2.2 基于FPGA的载波同步环的设计与实现 | 第52-54页 |
| 5.2.3 位同步技术FPGA的设计与实现 | 第54-56页 |
| 5.3 全系统级联功能仿真 | 第56-58页 |
| 5.4 本章小结 | 第58-60页 |
| 第六章 结论 | 第60-62页 |
| 6.1 总结 | 第60-61页 |
| 6.2 展望 | 第61-62页 |
| 参考文献 | 第62-66页 |
| 攻读学位期间所取得的相关科研成果 | 第66-68页 |
| 致谢 | 第68页 |
