TIADC系统时钟失配误差校正算法研究
| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第15-21页 |
| 1.1 概述 | 第15-16页 |
| 1.2 研究背景与意义 | 第16-19页 |
| 1.2.1 时间交替采样技术的发展概况 | 第16-18页 |
| 1.2.2 TIADC失配误差校正技术发展现状 | 第18-19页 |
| 1.2.3 课题的研究意义 | 第19页 |
| 1.3 课题研究的主要内容 | 第19-21页 |
| 第二章 TIADC系统的原理及误差分析 | 第21-33页 |
| 2.1 引言 | 第21页 |
| 2.2 理想TIADC系统的基本原理 | 第21-23页 |
| 2.3 TIADC系统通道失配误差的理论分析 | 第23-27页 |
| 2.3.1 失配误差的建模 | 第23-24页 |
| 2.3.2 失配误差的分析 | 第24-27页 |
| 2.4 TIADC系统通道失配误差的仿真验证 | 第27-32页 |
| 2.4.1 偏置误差 | 第27-28页 |
| 2.4.2 增益误差 | 第28-30页 |
| 2.4.3 时钟失配误差 | 第30-31页 |
| 2.4.4 三种失配误差 | 第31-32页 |
| 2.5 本章小结 | 第32-33页 |
| 第三章 TIADC系统时钟失配误差校正算法研究 | 第33-49页 |
| 3.1 引言 | 第33页 |
| 3.2 基于正弦拟合的通道失配误差估算 | 第33-36页 |
| 3.2.1 正弦拟合估算法 | 第33-34页 |
| 3.2.2 估算效果仿真 | 第34-36页 |
| 3.3 基于完美重构的校正滤波器设计 | 第36-44页 |
| 3.3.1 完美重构校正原理 | 第36-38页 |
| 3.3.2 校正滤波器组的设计与仿真 | 第38-41页 |
| 3.3.3 校正滤波器组的改善与验证 | 第41-44页 |
| 3.4 基于完美重构的全并行校正结构 | 第44-48页 |
| 3.4.1 多通道滤波器组的实现方法 | 第44-46页 |
| 3.4.2 基于完美重构的全并行实现方法 | 第46-48页 |
| 3.5 本章小结 | 第48-49页 |
| 第四章 TIADC系统误差校正电路的设计与实现 | 第49-63页 |
| 4.1 引言 | 第49页 |
| 4.2 电路参数设置 | 第49页 |
| 4.3 总体方案设计 | 第49-52页 |
| 4.4 校正电路各模块的FPGA设计 | 第52-61页 |
| 4.4.1 数据缓存模块的设计 | 第52-53页 |
| 4.4.2 串并转换模块设计 | 第53-55页 |
| 4.4.3 误差校正模块的设计 | 第55-60页 |
| 4.4.4 数据合路模块的设计 | 第60-61页 |
| 4.5 本章小结 | 第61-63页 |
| 第五章 系统仿真、验证与分析 | 第63-71页 |
| 5.1 引言 | 第63页 |
| 5.2 系统仿真与验证方案设计 | 第63-64页 |
| 5.2.1 仿真验证方案设计 | 第63页 |
| 5.2.2 仿真验证平台设计 | 第63-64页 |
| 5.3 仿真结果与分析 | 第64-69页 |
| 5.3.1 ModelSim仿真结果分析 | 第64-66页 |
| 5.3.2 MATLAB性能分析 | 第66-68页 |
| 5.3.3 电路综合报告 | 第68-69页 |
| 5.4 本章小结 | 第69-71页 |
| 第六章 结论与展望 | 第71-73页 |
| 6.1 结论 | 第71页 |
| 6.2 展望 | 第71-73页 |
| 参考文献 | 第73-77页 |
| 致谢 | 第77-79页 |
| 研究成果及发表的学术论文 | 第79-81页 |
| 作者和导师简介 | 第81-82页 |
| 附件 | 第82-83页 |
