基于国密算法和PUF技术的物联网安全芯片设计与实现
| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 符号 | 第14-16页 |
| 第一章 绪论 | 第16-23页 |
| 1.1 课题背景及研究意义 | 第16-21页 |
| 1.1.2 密码学研究现状 | 第17-18页 |
| 1.1.3 物理不可克隆技术 | 第18-19页 |
| 1.1.4 国密算法安全芯片现状 | 第19-21页 |
| 1.2 本文的主要工作 | 第21-22页 |
| 1.3 论文的组织结构 | 第22-23页 |
| 第二章 安全芯片架构设计 | 第23-31页 |
| 2.1 芯片架构 | 第23-24页 |
| 2.2 32位低功耗处理器CK802 | 第24-26页 |
| 2.3 安全单元 | 第26-28页 |
| 2.3.1 SM2加速引擎 | 第26页 |
| 2.3.2 SM3加速引擎 | 第26-27页 |
| 2.3.3 SM4加速引擎 | 第27-28页 |
| 2.4 BootLoader设计 | 第28-30页 |
| 2.5 本章小结 | 第30-31页 |
| 第三章 总线系统与SoC集成 | 第31-42页 |
| 3.1 AMBA总线介绍 | 第31-32页 |
| 3.2 总线地址空间分配 | 第32-34页 |
| 3.2.1 AHB总线地址空间分配 | 第32-33页 |
| 3.2.2 APB总线地址空间分配 | 第33-34页 |
| 3.3 总线控制IP设计与实现 | 第34-36页 |
| 3.3.2 总线接口控制模块 | 第35-36页 |
| 3.3.3 功能寄存器 | 第36页 |
| 3.4 安全单元集成 | 第36-40页 |
| 3.4.1 SM2模块集成 | 第36-38页 |
| 3.4.2 SM3模块集成 | 第38-39页 |
| 3.4.3 SM4模块集成 | 第39-40页 |
| 3.4.4 PUF电路集成 | 第40页 |
| 3.5 本章小结 | 第40-42页 |
| 第四章 物理不可克隆函数(PUF)设计与实现 | 第42-58页 |
| 4.1 物理不可克隆函数介绍 | 第42-43页 |
| 4.2 基于仲裁器的PUF | 第43-46页 |
| 4.2.1 传统仲裁器PUF电路 | 第43-44页 |
| 4.2.2 改进型仲裁器PUF电路 | 第44-46页 |
| 4.3 PUF电路设计方案 | 第46-48页 |
| 4.4 PUF电路硬件实现 | 第48-56页 |
| 4.4.1 延时仲裁模块 | 第49-52页 |
| 4.4.2 逻辑控制模块 | 第52-55页 |
| 4.4.3 信号采集模块 | 第55页 |
| 4.4.4 响应修正模块 | 第55-56页 |
| 4.5 本章小结 | 第56-58页 |
| 第五章 功能验证与流片测试 | 第58-81页 |
| 5.1 工具介绍 | 第58-60页 |
| 5.2 前端仿真 | 第60-61页 |
| 5.2.1 仿真方案 | 第60-61页 |
| 5.2.2 仿真验证 | 第61页 |
| 5.3 FPGA验证 | 第61-66页 |
| 5.3.1 验证平台 | 第62页 |
| 5.3.2 安全芯片的FPGA实现 | 第62-64页 |
| 5.3.3 芯片功能的FPGA验证 | 第64-66页 |
| 5.4 ASIC设计与流片 | 第66-69页 |
| 5.5 芯片性能及功耗测试 | 第69-79页 |
| 5.5.1 国密算法性能分析与测试 | 第69-73页 |
| 5.5.2 PUF性能测试 | 第73-77页 |
| 5.5.3 功耗测试 | 第77-79页 |
| 5.6 本章小结 | 第79-81页 |
| 第六章 总结与展望 | 第81-83页 |
| 1. 全文总结 | 第81页 |
| 2. 后续展望 | 第81-83页 |
| 参考文献 | 第83-88页 |
| 攻读学位期间研究成果 | 第88-90页 |
| 致谢 | 第90-91页 |
