| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-19页 |
| 1.1 课题背景及意义 | 第9-10页 |
| 1.2 基站功放 | 第10-14页 |
| 1.2.1 多载波传输信号的PAPR | 第11-12页 |
| 1.2.2 高峰均比下的高效功放 | 第12-14页 |
| 1.2.2.1 Doherty功放 | 第12-13页 |
| 1.2.2.2 Outphasing功放 | 第13-14页 |
| 1.2.2.3 EER功放 | 第14页 |
| 1.3 ET功放原理 | 第14-17页 |
| 1.4 本文内容与结构安排 | 第17-19页 |
| 第二章 ET功放物理非线性研究 | 第19-40页 |
| 2.1 FET的电热模型 | 第19-21页 |
| 2.1.1 FET的物理模型 | 第19-20页 |
| 2.1.2 FET的热效应 | 第20-21页 |
| 2.2 固定偏置下的功放非线性分析 | 第21-26页 |
| 2.2.1 固定偏置功放的AM-AM与AM-PM特性 | 第21-22页 |
| 2.2.2 固定偏置功放的记忆效应 | 第22-26页 |
| 2.2.2.1 电记忆效应 | 第24-25页 |
| 2.2.2.2 热记忆效应 | 第25-26页 |
| 2.2.2.3 记忆效应的补偿 | 第26页 |
| 2.3 动态偏置下的功放非线性 | 第26-39页 |
| 2.3.1 ET小功率放大器的非线性特性 | 第27-31页 |
| 2.3.2 ET大功率放大器的非线性特性 | 第31-35页 |
| 2.3.3 信号带宽与记忆效应 | 第35-36页 |
| 2.3.4 ET功放的时延带来的非线性 | 第36-38页 |
| 2.3.5 ET功放优化设计方法 | 第38-39页 |
| 2.4 小结 | 第39-40页 |
| 第三章 ET功放包络成形研究 | 第40-53页 |
| 3.1 ET大功率放大器电路设计 | 第40-41页 |
| 3.2 固定增益成形 | 第41-43页 |
| 3.3 固定压缩点成形 | 第43-45页 |
| 3.4 最大效率成形 | 第45-47页 |
| 3.5 包络提取与降带宽技术 | 第47-51页 |
| 3.6 小结 | 第51-53页 |
| 第四章 ET功放的数字预失真 | 第53-75页 |
| 4.1 功放模型与预失真算法 | 第53-58页 |
| 4.1.1 记忆多项式模型 | 第54-55页 |
| 4.1.2 神经网络模型 | 第55-56页 |
| 4.1.3 预失真算法 | 第56-58页 |
| 4.1.3.1 RLS算法 | 第56-57页 |
| 4.1.3.2 BP算法 | 第57-58页 |
| 4.2 ET功放数字预失真硬件平台 | 第58-63页 |
| 4.2.1 上变频模块 | 第59-60页 |
| 4.2.2 下变频模块 | 第60-61页 |
| 4.2.3 时钟和本振模块 | 第61-62页 |
| 4.2.4 FPGA与数模转换模块 | 第62页 |
| 4.2.5 ET功放数字预失真结构框图 | 第62-63页 |
| 4.3 ET功放建模 | 第63-69页 |
| 4.3.1 记忆多项式模型 | 第63-66页 |
| 4.3.2 改进的记忆多项式模型 | 第66-67页 |
| 4.3.3 神经网络模型 | 第67-69页 |
| 4.4 ET功放数字预失真 | 第69-74页 |
| 4.4.1 记忆多项式预失真 | 第70-74页 |
| 4.5 小节 | 第74-75页 |
| 第五章 全文总结与展望 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-80页 |
| 攻读硕士学位期间取得的成果 | 第80-81页 |