数据中心内硬件资源高效的低延迟传输层研究
| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 第1章 绪论 | 第17-23页 |
| 1.1 研究的背景和意义 | 第17-18页 |
| 1.2 国内外研究现状 | 第18-19页 |
| 1.3 硬件资源有限带来的挑战 | 第19-20页 |
| 1.4 本文的研究内容与贡献 | 第20-21页 |
| 1.5 本文系统设计 | 第21-22页 |
| 1.6 论文结构安排 | 第22-23页 |
| 第2章 流量调度系统的设计与研究 | 第23-44页 |
| 2.1 引言 | 第23-25页 |
| 2.2 EPN系统设计 | 第25-34页 |
| 2.2.1 EPN系统概览 | 第25-27页 |
| 2.2.2 EPN系统设计细节 | 第27-34页 |
| 2.3 EPN系统实现 | 第34-36页 |
| 2.3.1 优先级映射器 | 第34-35页 |
| 2.3.2 优先级控制器 | 第35页 |
| 2.3.3 交换机配置 | 第35-36页 |
| 2.3.4 实验平台搭建 | 第36页 |
| 2.4 实验结果与分析 | 第36-42页 |
| 2.4.1 对比实验对象 | 第37页 |
| 2.4.2 测试平台微基准实验 | 第37页 |
| 2.4.3 测试平台真实流量实验 | 第37-41页 |
| 2.4.4 大规模仿真实验 | 第41-42页 |
| 2.5 相关工作 | 第42-43页 |
| 2.6 本章小结 | 第43-44页 |
| 第3章 多路径RDMA传输层协议的设计与研究 | 第44-77页 |
| 3.1 引言 | 第44-46页 |
| 3.2 研究背景介绍 | 第46-49页 |
| 3.2.1 RDMA的背景知识 | 第46-47页 |
| 3.2.2 多路径传输的必要性 | 第47-48页 |
| 3.2.3 多路径RDMA协议设计的挑战 | 第48-49页 |
| 3.3 多路径RDMA传输层协议的设计 | 第49-59页 |
| 3.3.1 MP-RDMA概览 | 第49-51页 |
| 3.3.2 拥塞控制和多路径ACK时钟 | 第51-52页 |
| 3.3.3 MP-RDMA的流模型分析 | 第52-55页 |
| 3.3.4 感知乱序的路径选择 | 第55-57页 |
| 3.3.5 处理Sychronise操作 | 第57-58页 |
| 3.3.6 其它的设计细节与讨论 | 第58-59页 |
| 3.4 多路径RDMA传输层协议的系统实现 | 第59-60页 |
| 3.4.1 基于FPGA的原型系统 | 第59页 |
| 3.4.2 原型系统的基本性能 | 第59-60页 |
| 3.5 实验结果与分析 | 第60-73页 |
| 3.5.1 MP-RDMA对性能的提升 | 第62-66页 |
| 3.5.2 MP-RDMA的深入评测 | 第66-73页 |
| 3.6 相关工作 | 第73-76页 |
| 3.7 本章小结 | 第76-77页 |
| 第4章 RDMA丢包重传机制的改进与研究 | 第77-91页 |
| 4.1 引言 | 第77-78页 |
| 4.2 背景知识 | 第78-80页 |
| 4.2.1 基于硬件的传输层协议 | 第78-79页 |
| 4.2.2 选择性重传的必要性 | 第79-80页 |
| 4.2.3 片上内存高效的必要性 | 第80页 |
| 4.3 Melo系统设计 | 第80-85页 |
| 4.3.1 MELO系统概览 | 第80-81页 |
| 4.3.2 MELO系统设计的细节 | 第81-85页 |
| 4.4 实验结果与分析 | 第85-89页 |
| 4.4.1 MELO的总体性能 | 第86-88页 |
| 4.4.2 MELO的深入探究 | 第88-89页 |
| 4.5 本章小节 | 第89-91页 |
| 第5章 总结与展望 | 第91-94页 |
| 5.1 全文总结 | 第91-92页 |
| 5.2 未来工作展望 | 第92-94页 |
| 参考文献 | 第94-100页 |
| 致谢 | 第100-102页 |
| 在读期间发表的学术论文与取得的研究成果 | 第102-103页 |
