| 目录 | 第2-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 引言 | 第8-12页 |
| 1.1 应用背景 | 第8-10页 |
| 1.2 论文研究目标和组织结构 | 第10-12页 |
| 1.2.1 研究目标 | 第10-11页 |
| 1.2.2 主要工作 | 第11页 |
| 1.2.3 论文组织结构 | 第11-12页 |
| 第二章 ADC概述 | 第12-22页 |
| 2.1 ADC原理 | 第12-13页 |
| 2.1.1 ADC基本模块 | 第12页 |
| 2.1.2 采样定律 | 第12页 |
| 2.1.3 量化噪声 | 第12-13页 |
| 2.2 ADC性能参数 | 第13-16页 |
| 2.2.1 静态参数 | 第14-15页 |
| 2.2.2 动态参数 | 第15-16页 |
| 2.2.3 FoM值 | 第16页 |
| 2.3 ADC分类及比较 | 第16-22页 |
| 2.3.1 全并行模数转换器 | 第16-17页 |
| 2.3.2 折叠内插模数转换器 | 第17-18页 |
| 2.3.3 流水线模数转换器 | 第18-19页 |
| 2.3.4 Sigma-Delta过采样模数转换器 | 第19-20页 |
| 2.3.5 逐次比较型模数转换器 | 第20页 |
| 2.3.6 各种模数转换器性能比较 | 第20-22页 |
| 第三章 四通道8bit 264MS/s模数转换器设计与实现 | 第22-49页 |
| 3.1 整体架构设计 | 第22-23页 |
| 3.2 子ADC架构设计 | 第23-29页 |
| 3.2.1 跟踪保持电路 | 第23-24页 |
| 3.2.2 折叠系数和内插系数 | 第24-25页 |
| 3.2.3 级联折叠 | 第25-26页 |
| 3.2.4 级间流水线开关 | 第26-27页 |
| 3.2.5 内插电路 | 第27页 |
| 3.2.6 编码电路 | 第27-28页 |
| 3.2.7 架构实现 | 第28-29页 |
| 3.3 子ADC电路设计 | 第29-42页 |
| 3.3.1 前端单一跟踪保持电路 | 第29-33页 |
| 3.3.2 预放大器 | 第33-34页 |
| 3.3.3 折叠电路 | 第34-35页 |
| 3.3.4 级间开关 | 第35-36页 |
| 3.3.5 内插电路 | 第36-38页 |
| 3.3.6 比较器 | 第38-39页 |
| 3.3.7 编码电路 | 第39-41页 |
| 3.3.8 电路仿真结果 | 第41-42页 |
| 3.4 版图设计 | 第42-44页 |
| 3.4.1 子ADC布局 | 第42-43页 |
| 3.4.2 隔离屏蔽 | 第43页 |
| 3.4.3 匹配 | 第43-44页 |
| 3.4.4 整体芯片照片 | 第44页 |
| 3.5 测试结果 | 第44-49页 |
| 3.5.1 封装 | 第44-45页 |
| 3.5.2 印刷电路板设计 | 第45页 |
| 3.5.3 测试环境 | 第45-47页 |
| 3.5.4 测试结果 | 第47-49页 |
| 第四章 高速低功耗二进制搜索模数转换器设计 | 第49-63页 |
| 4.1 当前研究进展 | 第49-56页 |
| 4.1.1 低功耗全并行模数转换器 | 第49-50页 |
| 4.1.2 高速逐次比较模数转换器 | 第50-53页 |
| 4.1.3 二进制搜索模数转换器 | 第53-55页 |
| 4.1.4 总结 | 第55-56页 |
| 4.2 系统结构设计 | 第56-58页 |
| 4.3 电路设计方案 | 第58-62页 |
| 4.3.1 电容阵列 | 第58页 |
| 4.3.2 内建阈值比较器 | 第58-60页 |
| 4.3.3 比较器阵列 | 第60页 |
| 4.3.4 比较器失调校准 | 第60-62页 |
| 4.4 系统仿真结果 | 第62-63页 |
| 第五章 总结与展望 | 第63-65页 |
| 5.1 总结 | 第63页 |
| 5.2 展望 | 第63-65页 |
| 参考文献 | 第65-70页 |
| 致谢 | 第70-71页 |