基于宽带VCO的低相噪频率合成模块的研究与设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第10-13页 |
| 1.1 研究背景 | 第10页 |
| 1.2 国内外研究现状 | 第10-11页 |
| 1.3 本文主要工作 | 第11-13页 |
| 第二章 频率合成理论 | 第13-25页 |
| 2.1 频率合成概念 | 第13页 |
| 2.2 频率合成器指标 | 第13-14页 |
| 2.3 直接数字频率合成 | 第14-17页 |
| 2.3.1 DDS的基本原理 | 第15页 |
| 2.3.2 DDS的性能特点 | 第15-16页 |
| 2.3.3 DDS的杂散分析 | 第16-17页 |
| 2.4 锁相环理论 | 第17-25页 |
| 2.4.1 鉴相器 | 第17-20页 |
| 2.4.2 电荷泵 | 第20-21页 |
| 2.4.3 环路滤波器 | 第21-23页 |
| 2.4.4 振荡器 | 第23-25页 |
| 第三章 低相噪频率合成模块方案设计 | 第25-46页 |
| 3.1 主要技术指标 | 第25页 |
| 3.2 方案理论研究 | 第25-30页 |
| 3.2.1 锁相环相位噪声分析 | 第26-27页 |
| 3.2.2 VCO与YTO相位噪声比较 | 第27-29页 |
| 3.2.3 总体方案设计指导思想 | 第29-30页 |
| 3.3 频率源常用实现方案研究 | 第30-34页 |
| 3.3.1 混频器内插锁相环电路 | 第30-31页 |
| 3.3.2 DDS激励PLL电路 | 第31-32页 |
| 3.3.3 多环锁相电路 | 第32-33页 |
| 3.3.4 不同方案比较结果 | 第33-34页 |
| 3.4 总体方案设计 | 第34-42页 |
| 3.4.1 参考模块方案设计 | 第35-38页 |
| 3.4.2 主环模块方案设计 | 第38-42页 |
| 3.5 指标分解 | 第42-46页 |
| 3.5.1 频率分辨率 | 第42-43页 |
| 3.5.2 相位噪声 | 第43-46页 |
| 第四章 低相噪频率合成模块实现 | 第46-68页 |
| 4.1 参考模块实现 | 第46-56页 |
| 4.1.1 倍频链路 | 第46-50页 |
| 4.1.2 DDS电路 | 第50-51页 |
| 4.1.3 DDS杂散抑制电路 | 第51-53页 |
| 4.1.4 锁相环路 | 第53-56页 |
| 4.2 主环路模块实现 | 第56-65页 |
| 4.2.1 梳状谱发生器 | 第58-64页 |
| 4.2.2 混频、滤波电路 | 第64-65页 |
| 4.2.3 锁相环路 | 第65页 |
| 4.3 电源模块设计 | 第65-68页 |
| 第五章 系统调试与测试 | 第68-79页 |
| 5.1 系统调试流程 | 第68-69页 |
| 5.1.1 上电前检测 | 第68页 |
| 5.1.2 上电测试 | 第68-69页 |
| 5.2 测试平台 | 第69页 |
| 5.3 参考环测试结果及分析 | 第69-74页 |
| 5.3.1 DDS输出信号测试 | 第69-71页 |
| 5.3.2 上混频输出信号测试 | 第71-72页 |
| 5.3.3 锁相环输出信号测试 | 第72-74页 |
| 5.4 主环路测试结果及分析 | 第74-79页 |
| 5.4.1 梳状谱发生器测试 | 第74-75页 |
| 5.4.2 频率输出范围测试 | 第75页 |
| 5.4.3 频率分辨率测试 | 第75-76页 |
| 5.4.4 非谐波杂散测试 | 第76-77页 |
| 5.4.5 相位噪声测试 | 第77-79页 |
| 第六章 总结 | 第79-81页 |
| 6.1 本文主要工作 | 第79页 |
| 6.2 本文不足之处 | 第79-81页 |
| 致谢 | 第81-82页 |
| 参考文献 | 第82-84页 |
